dll模块化设计与编程_FPGA设计原则经验分享

一、面积和速度如何折中

 面积和速度是芯片设计中一对相互制约、影响成本和性能的指标，贯穿FPGA设计的始终。在FPGA设计中，面积是指一个设计消耗的FPGA内部逻辑资源的数量，可以用消耗的触发器和查找表的个数或者是等效逻辑门数来衡量；

 速度是指一个设计在FPGA上稳定运行时所能达到的最高频率，由设计时序状态决定。与设计满足的时钟周期、时钟的建立时间、时钟的保持时间和 时钟输出延迟时间等众多时序特征量密切相关。

 关于面积和速度的折中，应在满足设计时序和工作频率要求的前提下，占用最小的芯片面积；或者在所规定的面积下，使得设计的时序余量最大，能够在更高的频率上稳定运行。通常，在资源足够的情况下，更多是选择速度的最优，这也是FPGA的特点。

二、硬件编码

 首先，HDL 是硬件描述语言，具有并行执行的特点。FPGA的逻辑设计所采用的硬件描述语言VHDL或Verilog与软件语言C和C＋＋开发是有本质区别，在使用硬件描述语言进行设计时，不应片面追求代码的简洁。