system verilog编程题_震惊！大疆不同岗位笔试题泄露了？

来都来了

不关注一下吗

1、芯片开发工程师

负反馈系统的传递函数

UVM的约束条件

时序约束的方法

D触发器的硬件描述

芯片抗噪声的电路

建立时间和保持时间

逻辑函数的化简

2、芯片开发

选择题：

1.下列哪项不属于非易失性存储器：

答案：SRAM，DRAM

2.FFT一次蝶形运算包括几个加法运算，几个乘法运算？

3.下列哪些属于正反馈电路：选项有电流串联电路，电压串联电路，电容并联电路，电容串联电路

4.下列哪个不属于代码覆盖率：行覆盖率，条件覆盖率，断言覆盖率，功能覆盖率

填空题：

1.异步复位的检测方式有哪两个？

编程题：

1.将一个clk_300m时钟域的脉冲信号，同步到clk_100m时钟域，写出RTL代码，并画出时序波形。

2.设计一个可检测序列01011的Moore状态机。

3.设计一个最简单的电路完成input*1011011的运算，写出RTL代码。

4.编写一个C语言代码，将long int类型的数字转换成字符串

3、数字芯片岗

简答题：

1.用moor型状态机实现序列1101从右到左的不重叠检测。请画出状态转移图，针对这个设计如何衡量验证的完备性？

2.a是clka(300M)时钟域的一个单时钟脉冲信号，如何将其同步到时钟域clkb(100M)中，并产生出同步信号b？并画出对应的时序波形说明图。

3.FGPA开发中时序优化的方法有哪些？

填空题：

1.给了一个正则表达式，以及一串字符，写出匹配结果。

2.加在输出端，在高低电平切换时可以进行滤波的门电路是什么？

4、IC设计工程师

主要是前端设计(包括FPGA)和前端验证：时序、FPGA资源、异步处理、FIFO、综合、数字滤波、验证写代码SystemVerilog、C语言；

5、FPGA方向

笔试题涉及的方面较为广泛，主要有SAT、概念理解、进制换算、常用滤波算法实现、编写去除毛刺的程序、简答题等。

6、模拟/射频工程师岗：

1、FIFO深度的计算

2、正则表达式

3、SV的约束语法

4、五级流水指令

5、数字信号处理里面的采样频率和截止频率相关

6、滤波器的verilog代码

7、一个时钟可完成8bit*8bit或17bit+17bit+17bit，问完成16bit*16bit至少需要几个时钟周期

7、芯片岗

1、序列检测器verilog状态机

2、进行一个运算单元的设计，实现A[7:0]*1111_1011，请尽量用最少的资源实现

3、C语言编写整数转换为ASCII码

4、异步复位信号同样需要和时钟满足recovery time和removal time 才能有效进行复位操作和复位释放操作，防止输出亚稳态

5、面积优化、速度优化方法

——The  End——