Jkcia的博客

博主整理了开发6678过程中用到的所有的工具包和官网例程，没有挂到CSDN让大家花钱下载，直接百度网盘无偿分享1、软件CCS5.5之前的版本是需要破解的，放了5.5的license在后面，之后的版本都是免费的了，不需要破解。稳定版本推荐使用5.5，内嵌了软件仿真功能，这个就很方便了 。博主使用到的最高版本是9.3.0.优点是可以在MemoryBrowser中动态查看浮点型数据，这个就很方便调试，但是砍掉了软仿的功能。所以推荐5.5+9.3结合使用链接：https://pan.baidu.com

一面电话面，死扣细节，十万个为什么，所以一定要特别清楚自己的项目，不放过每一个死角。面试官通过细问可以判断你的知识范围和深度，这一面挂的人比较多。

技术一面平台： ZOOM手机版形式： 视频时长： 30min面试官： 一名中年男子，严肃1-2min自我介绍挑自己觉得做的最好的项目说一下画框图给他看（画完把纸对着屏幕让他截图）框图里的所有模块介绍画出各个模块的电路图说一下并联谐振运放各个元件的功能电机驱动原理TTL和CMOS高低电平范围画buck和boost拓扑，讲原理用三极管画反向器反问技术二面平台： ZOOM形式： 对面语音，我视频时长： 30min面试官： 男，听声音比较年轻自我介绍挑一个做的好

时间：2020/08/16 19:00时长：60min题型：15单选+5多选+2简答难度：中等第二道大题是画电源的三种拓扑结构（升压，降压，升降压），并写出PWM模式下的电压输出关系式。

编译时结束会出现一堆警告（错误），内容大概是The 16-bit relocated address 0xFFFF is too large to encode in the 15-bit field.有警告就必须消除，否则极有可能在程序运行过程中出现不可预知的问题。警告的原因：在32位的指令结构中，一个时钟周期只能访问偏移地址范围内的内存，32位的寻址结构使用其中的15位来作为偏移地址，所以可以访问的内存空间共2^15=32k.这些内存空间中用来保存near型的变量。也就是near型变量可以在一个

时间：2020/07/15 19:00时长：60min题型：40单选+5多选难度：中等考察范围：模电、数电、SI、EMC、电源、微机原理、计算机网络、材料

原文链接1.Serdes作用Serdes（Serializer-Deserializer）是串行器和解串器的简称。Serializer：串行器。将n bit并行数据串化为1 lane的高速串行数据。Deserializer：解串器。将高速串行数据恢复成n bit并行数据。2.为什么要用Serdes为了提高接口传输带宽，设计中经常采用并行总线设计。并行总线通过提高时钟速率和数据位宽来提高传输带宽。限制接口传输带宽主要有2个方面：时钟速率。它决定了发送和接收端的采样速率。随着时钟速率的提高，由

引用了Xilinx大学计划中关于程序优劣指标的描述Verilog HDL 程序设计首要指标是功能的完备性，达到设计要求，这是任何设计都必须完成的。其次，还包括“面积”、“速度”和功耗指标，是设计的深层次要求。从实用角度来讲，后者的重要性并不亚于功能完整性。在设计中，“面积”、“速度”和功耗之间并不是相互独立的，可以相互转换。下面对上述三个指标进行简单介绍。1．面积性能这里的“面积”主要是指设计所占用的 FPGA 逻辑资源数目，利用所消耗的触发器（FF）、查找（LUT）以及各类嵌入式硬核来衡量。由于 F

目录1.CPLD如何实现逻辑运算2.FPGA如何实现逻辑运算3.理解FPGA开发流程中的综合（Synthesis）4.如何判断语句是否可以综合首先回答题目问题：FPGA的逻辑结果不是算出来的，是查出来的。也就是说FPGA的逻辑功能实现是基于查找表的。1.CPLD如何实现逻辑运算CPLD，复杂可编程逻辑器件。逻辑阵列的每一个交叉点都可以通过编程实现导通从而实现与逻辑，乘积项选择矩阵可实现或逻辑。也就是CPLD的组合逻辑都是直接通过内部的与非门实现的。2.FPGA如何实现逻辑运算FPGA，现场可编程

目录笔试：（20200607）60min技术面：（20200609）30minHR面：（20200611）25min笔试：（20200607）60min这是其中两道题，当时有师弟帮着搜答案，发现其实绝大多数都是大学生考试网上的原题。。。下次记住提前充个会员，不然搜到原题看不到答案。时间有点不够，最后才想起来题目右边有个暂停按钮，应该在做题或者上传答案的时候暂停下来。。。8号晚上七点还没收到面试通知，以为凉了，没想到七点半发来了面试通知，要求在八点前预约好面试时间。。。幸亏手机在身边，不然错过时间

为了提示我们操作有没有结束，可以添加消息弹窗，这里介绍几种弹窗类型。1.警告弹窗实现代码：warndlg('数据生成成功.', '提示');%内容，标题可以改变弹窗字体颜色和大小opts = struct('WindowStyle','modal',... 'Interpreter','tex');warndlg('\fontsize{15}\color{red} 数据生成成功',... '提示', opts);2.错误弹窗语

上节讲到可以通过按钮打开指定路径下的TXT文件（其他格式的可以更改代码实现），假如我们现在对打开的文本进行了数据处理，最后需要保存处理好的数据怎么实现呢？我们接着上节的界面进行设计1.再添加一个可编辑文本框和一个按钮，分别修改属性…2.再添加一个开始按钮，用来通知MATLAB开始数据处理3.界面效果图（最后再做美化）4.打开另存为的回调函数，添加代码（和上节一样，只需要更改相应的tag值即可）global savefilename;[Fnameh,Pnameh]=uigetfile('*.t

效果图：像普通的打开文件一样，点击打开，弹出文件选择界面，选择好确定后，文件路径和文件名显示在左侧的文本框中。实现方法1.添加一个可编辑文本框和按钮2.双击按钮，修改下图属性3.双击文本框，修改下图属性4.选中按钮，右键，打开回调函数（callback），添如下代码即可% --- Executes on button press in doaReadFile.function OpenFile_Callback(hObject, eventdata, handles)% hObje

串行加法器由多个1位全加器串联构成，如下图所示，每个1位全加器包含3个输入和两个输出，其中c[i]是进位输出。根据上图，列出1位全加器的真值表：ABCiSoCo0000000110010100110110010101011100111111根据真值表，写出...

练习：实现50%占空比的5分频//5分频，占空比为50%module clk_div_5(Clk_in, Rst_n, Clk_out); input Clk_in; input Rst_n; output Clk_out; reg [2:0] cnt, cnt1; reg clk_p, clk_n; parameter CNT_M = 3'd4,//N-1 ...

目录UARTRS232RS485RS422关于传输线匹配UART全称是通用异步收发传输器，可以实现全双工接收发送，是异步串行通信的总称，不表示具体的协议。RS232、RS422、RS485等都属于UART，但它们的接口协议、电气特性、传输速率和机械结构等各不相同。RS232接口的信号电平值较高，逻辑1电压范围是(+5~+15V)，不兼容TTL电平，易损坏接口电路的芯片。传输速率较低，在...

目录1.task2.repeat3.testbench使用举例1.task语法格式：task my_task;input a, b;inout c;output d, e;begin. . . // statements that perform the work of the task. . .c = foo1; // the assignments that initial...

说明：本文中的数据是以矩阵形式保存在文本中，以行数和列数作为xy轴，数据作为z轴进行绘图。如果三个维度是单独的文本，分别导入MATLAB即可。目录第一步：导入数据第二步：画图三维效果对比第一步：导入数据方式一：for tt = 1:1 filename = sprintf('测试数据\\Data%d.txt',tt);%生成文本名 fid_doa = fopen(filename...