湘潭大学计算机组成原理CPU,湘潭大学计算机组成原理 作业2--定点乘法-存储器...

作业2

1、用补码一位乘法和阵列乘法计算X*Y。

(1)X= -0.1010,Y= -0.0110(2)X= 0.1011,Y= -0.0101

P144

4.6 要求用128K*16位的SRAM芯片设计512K*16位的存储器，SRAM芯片有2个控制端：当C=1时该片选中；当W/R=1时执行读操作，当W/R=0时执行写操作。用64K*16位的ROM芯片组成128K*16位的只读存储器。ROM存储单元地址从0开始连续编址，SRAM存储单元地址接在其后连续编址，试问：

(1)数据寄存器多少位？

(2)地址寄存器最少需要多少位？

(3)共需要多少片ROM？多少片RAM？

(4)画出此存储器组成框图。

(5)各芯片的存储地址范围分别是多少？

4.8 某机器中，已知道有一个地址空间为0000H～1FFFH的ROM区域，现在再用RAM芯片(8K×8)形成一个16K×16的RAM区域，起始地址为2000H，假设RAM芯片有CS#和WE#信号控制端。CPU地址总线为A15～A0，数据总线为D15～D0，控制信号为R/W#(读/写)，MREQ#(当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。要求：

(1)设计满足已知条件的存储器，画出地址译码方案。

(2)画出ROM和RAM同CPU连接图。

4.10 刷新存储器的重要性能指标是它的带宽。实际工作时，显示适配器的几个功能部件要采用刷新存储器的带宽。假定总带宽60%用于刷新屏幕，保留40%带宽用于其他非刷新功能。若显示工作方式采用分辨率为1024*1024，颜色深度为3B，刷新速率为72Hz，计算刷新存储器总带宽是多少？

1、有一个512K×16的存储器，由64K×1的2164RAM芯片构成(芯片内是4个128×128结构)。

(1) 总共需要多少个RAM芯片?

(2) 采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少?

(3) 如采用集中刷新方式，设读/写周期T=0.1μs，存储器刷新一遍最少用多少时间?

实验题目

2、(1)用Verilog HDL语言编写题4.6中的ROM模块和RAM模块(去掉K)，并用这2个模块编写该存储器的代码，并编写测试代码进行测试。

(2)在ROM中用2个单元分别存放“1314”和“LOVE YOU”，下载到实验箱中每隔10s循环在数码管上显示。