lan8742a_常用以太网PHY芯片DM9161AEP、RTL8201、DP83848CVV、LAN8720A、LAN8742A

常用的PHY芯片有DM9161AEP、RTL8201、DP83848CVV、LAN8720A、LAN8742A...

DM9161AEP、DP83848CVV支持RMII、MII接口，而RTL8201只支持MII接口。拿DM9161AEP举例，可以支持8根通信线(TXD0/TXD1/TXD2/TXD3/RXD0/RXD1/RXD2/RXD3)的MII接口，也可以支持4根通信线(TXD0/TXD1/RXD0/RXD1)的RMII接口。

因DM9161AEP工作也需要时钟，同时其也具有晶振输入引脚。在MII接口模式下，接入时钟频率为2.5MHz时，可以工作在10Mbps速率，当接入时钟频率为25MHz时，可以使用PHY工作在100Mbps速率。在RMII模式下，比MII模式少了一半的通信线，如需要工作在相同的速率下，自然需接入更高的时钟频率，一般接入50MHz，使其工作在100Mbps速率。例如使用STM32F407与DM9161AEP组合实现某种以太网通信功能，存在多种工作方法及电路设计方法。

MII接口模式下，MCU需消耗更多的IO引脚资源，但只需要最高输入25MHz时钟频率就可以工作到100Mbps速率，这种情况下，一般会使用STM32的PA8的MCO时钟输出功能为其提供25MHz时钟，可以省去使用外部晶振的BOM成本，但这种方法有一个前提，MCU外部必须连接25MHz晶振，这样MCO才能输出25MHz频率，如果使用的是8MHz晶振，MCU将无法输出25MHz频率。RMII接口模式下，MCU节省了很多IO引脚资源，工作在10Mbps速率需要输入5MHz时钟频率，工作在100Mbps速率需要输入50MHz，在这种情况下，MCU一般不能满足要求，无法提供这么高的时钟输出，通常情况下会使用外部晶振，频率为50MHz。

在RMII模式下，需要注意的是PHY芯片需要输入时钟的同时，因为没有单独的时钟同步信号(发送时钟与接收时钟)，而MCU内部的MAC需要与之保持时钟同步，所以PHY芯片有一个时钟输出引脚，重新接回到MCU引脚上，另不要被MCO输入的频率所混淆，因为那个时钟与MCU内部的MAC是没有相连的，使用MCO是为了节省元件成本，同样也可以使用外部晶振。

DP83848CVV在RMII模式下，MCO输出25MHz频率到PHY内部的同时，PHY芯片的25#引脚专门输出25M，用于接入到MCU的RMII_REF_CLK，用于时钟同步，如MCO输入或外部晶振输入50MHz时，直接从#34引脚(X1)接入到MCU的RMII_REF_CLK，以上情况只针对于RMII模式。

在MII模式下，无需从PHY芯片处接出时钟到MCU，用于数据同步，因为在MII模式下，有单独的引脚与PHY相连，ETH_MII_TX_CLK和ETH_MII_RX_CLK单独提供了发送与接收时钟(这与PHY芯片需要的25MHz接入时钟不冲突，因为PHY芯片都需要时钟源，只是区别于数据同步信号，而MII具有，RMII不具有，所以需要单独接回)，而RMII模式下是没有这两个引脚 的，所以才存在时钟同步的接入的情况。

DM9161AEP芯片同样存在以上所述情况，#42引脚(XT2)可以输入时钟的同时，在RMII模式下，#42引脚需与MCU的RMII_REF_CLK相连，用于保持时钟数据同步。而这个#42引脚输入的时钟可以是外部晶振，也可以是MCU的MCO输出，节省成本嘛！

另外PHY芯片一般都有一个中断输出引脚，这个引脚使用与否根据功能需求确定，其用于反应状态发生变化时，输出中断信号，当然如果不用，也可以通过读取PHY内部寄存器来查看状态的改变。根据DM9161AEP的引脚说明书描述“每当有低电平，状态改变(链接、速度、双工)，该引脚具有高阻抗输出，需使用2.2K电阻上拉”，因其在状态发生变化时，可以主动输出提示信号，与查看寄存器的被动方式不同，这种状态提醒中断可以用于以太网唤醒。

RTL8201BL是一个单端口的物理层收发器，它只有一个MII/SNI(媒体独立接口/串行网络接口)接口，它实现了全部的10/100M以太网物理层功能。

LAN8720A也是一个单端口的物理层收发器，它只有一个RMII接口，它也实现了全部的10/100Mbps以太网物理层功能。

LAN8742A是LAN8720A的升级版，两者引脚兼容，LAN8742A比LAN8720A多了一个wol网络唤醒功能。