SDI-GS2971

1.背景

gs271作为一个sdi输入芯片

2.特性

2.1.四种基本模式:SMPTE mode(默认模式) ,DVB-ASI mode ,Data-Through mode ,Standby mode
2.2.包含8个通道48khz的音频输出及一路音频时钟发生器
2.3.可过滤额外数据
2.4.并行总线可使用20-bit或10-bit模式
2.5.具有错误指示与校正特性
2.6.可产生HVF或CEA 861时序信号
2.7.使用SPI host接口

3.模式

3.1.SMPTE mode

• 具有完整的SMPTE处理能力，并且可以检测串数据的完整性以及测量能力
• 支持额外数据过滤提取并且可以通过主机可访问寄存器访问完整的辅助数据
• 支持各种其他包的检测以及错误指示能力
• 以上所有处理特性都是可通过寄存器配置的
• 模式配置引脚：
  MPTE_BYPASS= HIGH
  DVB_ASI = LOW

3.2.DVB-ASI mode

• 同步字检测
• 对齐
• 8b/10b解码
• 模式配置引脚：
  SMPTE_BYPASS = LOW
  DVB_ASI = HIGH
  Bit AUTO/MAN = LOW

3.3.Data-Through mode

• 串转并口数据功能
• 模式配置引脚：
  SMPTE_BYPASS = LOW
  DVB_ASI = LOW

3.4.Standby mode

• 不做信号处理
• 并行输出保持静止(static)

并行总线接口可提供20-bit或者10-bit的并行输出格式。因此。并行总线接口可以直接连接视频处理ICs,且输出数据可以被复用到低十位的pin接口。

芯片支持的输出音频格式包括AES/EBU，IIS和其他两个工业标准的串行数字格式。

4.PIN引脚：

4.1.MULTI功能输出端口STAT[0:5]

每一个端口可单独配置输出信号（信号具体见数据手册）

4.2.串行数据总线时钟PCLK

• HD 10-bit mode PCLK@148.5 or 148.5/1.001MHz
• HD 20-bit mode PCLK@74.25 or 74.25/1.001MHz
• SD 10-bit mode PCLK@27MHz
• SD 20-bit mode PCLK@13.5MHz

4.3.串行数据总线

4.3.1.DOUT[10:19】 20-bit mode

• 此时20bit/10bit引脚为HIGH
• SMPTE Mode: SD/HD数据码率时，输出亮度数据 ; 3G数据码率时，输出数据流1
• DVB-ASI Mode:未定义
• Data-Through mode:数据输出

4.3.2.DOUT[10:19】 10-bit mode

• 此时20bit/10bit引脚为LOW
• SMPTE Mode: SD/HD数据码率时，输出亮度和色度的复用数据 ; 3G数据码率时，输出数据流1和2
• DVB-ASI Mode:8b/10b已解码的DVB-ASI数据
• Data-Through mode:数据输出

4.3.3.DOUT[0:9】 20-bit mode

• 此时20bit/10bit引脚为HIGH
• SMPTE Mode: SD/HD数据码率时，输出色度数据 ; 3G数据码率时，输出数据流2
• DVB-ASI Mode:未定义
• Data-Through mode:数据输出

4.3.4.DOUT[0:9】 10-bit mode

• 此时20bit/10bit引脚为LOW
• 强制为LOW

4.4.RESET_TRST

控制信号输入的引脚，用于重置内部的操作条件以及JTAG序列

4.4.1.普通模式

• 此时JTAG/HOST引脚为LOW
• 当RESET_TRST为LOW时，所有条件恢复为默认值且所有数字输出信号悬空（高阻抗）
• 当RESET_TRST为HIGH时，恢复运行

4.4.2.JTAG测试模式

• 此时JTAG/HOST引脚为HIGH
• 当RESET_TRST为LOW时，所有条件恢复为默认值且JTAG序列重置
• 当RESET_TRST为HIGH时，JTAG序列恢复运行

4.5.SW_EN

控制信号输入的引脚， 用于使能switch-line locking

4.5.通信引脚

• SDOUT_TDO：在JTAG（JTAG/HOST=HIGH）模式下，用于读取test数据结果；在HOST（JTAG/HOST=LOW）模式下，用于读取状态以及配置；
• SDIN_TDI：在JTAG模式下，用于写入test数据；在HOST模式下，用于写地址以及配置字；
• CS_TMS：在JTAG模式下，控制测试模式的开始；在HOST模式下，片选；

4.6.SMPTE引脚

SMPTE_BYPASSS是一个输入输出可配置的引脚。
在HOST模式下，AUTO/MAN为HIGH时（默认），该引脚是输出引脚，当输出为HIGH时表示锁定的时SMPTE输入；
在HOST模式下，AUTO/MAN为LOW时，该引脚是输入引脚，当输入为HIGH时表示具有加扰和I/O处理；

4.7.DVB-ASI引脚

DVB-ASI是一个输入输出可配置的引脚。
在HOST模式下，AUTO/MAN为HIGH时（默认），该引脚是输出引脚，被配置为状态输出（DVB-ASI输入流不被支持和辨识）；
在HOST模式下，AUTO/MAN为LOW时，该引脚是输入引脚，当输入为HIGH时表示具有数据处理能力；

4.8.WCLK

音频的48khz的时钟

4.9.时序模式选择

当TIM_861=HIGH, 设备输出CEA 861 时序信号(HSYNC/VSYNC/DE)而不是H:V:
###4.10.STANDBY
当STANDBY=HIGH时，设备进入省电模式

5.并行数据

并行数据输出和PCLK的上升沿对齐

6.硬件原理参考图