本文详细汇总了使用Cadence软件进行ad19直插封装设计时遵循的IPC标准，涵盖了封装尺寸等相关关键信息，为电子设计工程师提供参考。
1、表贴IC
a)焊盘表贴IC的焊盘取决于四个参数：脚趾长度W，脚趾宽度Z，脚趾指尖与芯片中心的距离D，引脚间距P，如下图：
X=W+48
S=D+24
Y=P/2+1，当P<=26mil时
Y=Z+8，当P>26mil时
b)silkscreen
丝印框与引脚内边间距>=10mil，线宽6mil，矩形即可。对于sop等两侧引脚的封装，长度边界取IC的非引脚边界即可。丝印框内靠近第一脚打点标记，丝印框外，第一脚附近打点标记，打点线宽视元件大小而定，合适即可。对于QFP和BGA封装(引脚在芯片底部的封装)，一般在丝印框上切角表示第一脚的位置。
c)place bound
该区域是为防止元件重叠而设置的，大小可取元件焊盘外边缘以及元件体外侧+20mil即可，线宽不用设置，矩形即可。即，沿元件体以及元件焊盘的外侧画一矩形，然后将矩形的长宽分别+20mil。
d)assembly
该区域可比silkscreen小10mil，线宽不用设置&#
a)焊盘表贴IC的焊盘取决于四个参数：脚趾长度W，脚趾宽度Z，脚趾指尖与芯片中心的距离D，引脚间距P，如下图：
X=W+48
S=D+24
Y=P/2+1，当P<=26mil时
Y=Z+8，当P>26mil时
b)silkscreen
丝印框与引脚内边间距>=10mil，线宽6mil，矩形即可。对于sop等两侧引脚的封装，长度边界取IC的非引脚边界即可。丝印框内靠近第一脚打点标记，丝印框外，第一脚附近打点标记，打点线宽视元件大小而定，合适即可。对于QFP和BGA封装(引脚在芯片底部的封装)，一般在丝印框上切角表示第一脚的位置。
c)place bound
该区域是为防止元件重叠而设置的，大小可取元件焊盘外边缘以及元件体外侧+20mil即可，线宽不用设置，矩形即可。即，沿元件体以及元件焊盘的外侧画一矩形，然后将矩形的长宽分别+20mil。
d)assembly
该区域可比silkscreen小10mil，线宽不用设置&#
最低0.47元/天 解锁文章
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
