有限状态机(FSM,Finite State Mechine),顾名思义,就是一系列数量有限的状态组成的一个循环机制。
图1‑78 时序电路基本结构
时序电路如图1‑78所示:组合逻辑接收电路输入信号并输出结果,时序逻辑将组合逻辑的输出存储并反馈回组合逻辑,以此来形成电路的当前状态(current state),当前状态和电路输入信号经过组合逻辑作用形成电路的下一状态(next state)传递给时序电路。
对于同步时序电路,根据输入端情况可分为两种电路结构:一是没有输入端的同步时序电路,比如计数器、分频器等;另外一种是有输入端控制的电路,称之为有限状态机。有限状态机由组合逻辑电路和若干寄存器组成,根据电路的输入和电路当前状态决定电路的输出。
状态机按是否和现态有关分为输出是现态的函数的 Moore 型状态机和输出是现态和输入的函数的 Mealy 型状态机。具体如图1‑79和图1‑80所示。
图1‑79 摩尔型(Moore)状态机