phy芯片测试寄存器_边界扫描测试初识

边界扫描测试(Boundary scan)是为了解决印制电路板(PCB)上芯片与芯片之间的互连测试而提出的一种解决方案。它与内部扫描有明显的区别，前者是在电路的输入/输出端口增加扫描单元，并将这些扫描单元连成扫描通路，后者是将电路中普通的时序单元替换成为具有扫描能力的时序单元，再将它们连成扫描通路。

一、边界扫描测试原理

边界扫描的原理是在核心逻辑电路的输入和输出端口都增加一个寄存器，通过将这些I/O上的寄存器连接起来，可以将数据串行输入被测单元，并且从相应端口串行读出。在这个过程中，它可以实现3方面的测试。

首先是芯片级测试，即可以对芯片本身进行测试和调试，使芯片工作在正常功能模式，通过输入端输入测试矢量，并通过观察串行移位的输出响应进行调试。

其次是板级测试，检测集成电路和PCB之间的互连。实现原理是将一块PCB上所有具有边界扫描的IC中的扫描寄存器连接在一起，通过一定的测试矢量，可以发现元件是否丢失或者摆放错误，同时可以检测引脚的开路和短路故障。

最后是系统级测试，在板级集成后，可以通过对板上CPLD或者Flash的在线编程，实现系统级测试。

其中，最主要的功能是进行板级芯片的互连测试，如图1所示。

图1 基于边界扫描的板级互连测试

二、IEEE 1149.1标准

边界扫描是欧美一些大公司联合成立的一个组织——联合测试行动小组(JTAG)，为了解决印制电路板(PCB)上芯片与芯片之间互连测试而提出的一种解决方案。由于该方案的合理性，它于1990年被IEEE采纳而成为一个标准，即IEEE 1149.1。该标准规定了边界扫描的测试端口、测试结构和操作指令。

1.IEEE 1149.1结构

IEEE 1149.1结构如图2所示，其主要包括TAP控制器和寄存器组。其中，TAP控制器如图3所示；寄存器组包括边界扫描寄存器、旁路寄存器、标志寄存器和指令寄存器，主要端口为TCK、TMS、