PFGA coe文件导入、更改，mcs回读

coe文件导入

next

这一步根据自己的输入输出来进行选择，可是自己试试不同的选择，可以看到输入输出的管脚不同了（左侧图）

因为工程只需要一个输出，所以选择了single Port ROM。

这一步，把导入的数据想象成一个矩阵，矩阵n行m列，读取的宽度深度就是这个，本工程导入的是序列，所以宽度是1，深度是序列的长度，

使能信号选择后就会有使能信号管脚，如果不选择，就永远使能，永远可以读取数据。

后面两步不用怎么设置，可以直接生成就可以，需要等待一小会。

——————————————————生成后，如何调用———————————————————————

框起来的上面的，查看的时候应该就是生成xco文件时自己根据输入输出生成的.v文件，自己生成的一个“函数”，等待被“调用”。

复制.voe文件未注释的部分，粘贴在“调用”它的.v文件中，调节输入输出信号名

coe文件更改

直接双击工程目录下的需要更改的xco文件，右边最上面的名字是灰色的，还是是系统自己给出的一个文件名字（没有截图，反正就不是需要改的xco文件的名字，假设我想修改improved_hadamard,直接双击出来的是blk开头的名字）

（如果coe文件路径不对，会存在这个问题，比如别人拷贝你的工程，别人的工程在E盘，你拷贝粘贴在了其他地地方，文件夹名字不一样就会这样）所以一直都改不成功，不知道为什么为什么。

---------------------------2020年操作步骤，存在文件路径不对的问题，请忽略(以下)---------------------------------

点击manage Core

随便点一个core，（小灯泡？），ip核？block memory?,

手动更改component Name（需要更换的ip的名字）；（对手动，我不知道有没有其他方法了额，百度不到额，百度到的删除mif文件的方法对我没用……【不，是我当时不会2021年说】）

---------------------------2020年操作步骤，可能存在文件路径和软件版本不对的问题，请忽略-----------------------------------------------------------------------

:::因为之前文件路径不对，所以出现了只能手动修改的问题，如果路径对了，无论是直接双击还是点击manage core都可以默认出现要修改的xco的对应名字。可以进行下一步修改；

--------------------------------------------------20210527更新----------------------------------------------------------------------------------------

(20210527更新---上面无法更改的是因为自己的coe路径不对，选中自己想要修改的IP核，直接点击manage cores就可以更换coe文件了)

https://jingyan.baidu.com/article/77b8dc7fad00cf6174eab6da.html

可以根据这个更改ipcore_dir目录下各个IP核也就是xco，可以用记事本打开修改，也可以用其他编程软件打开（例如pycharm）

--------------------------------------------------20210527更新----------------------------------------------------------------------------------------

(20210527更新---后来更改coe路径，就没有2020年的问题，选中自己想要修改的IP核，直接点击manage cores就可以更换core了）

（20210527更新图）

然后按照COE文件导入的方法，再选择RAM/ROM,是否使能等等；

然后生成需要一大段时间…………………………………………………………

如果数据深度等发生了改变，记得在调用他的函数里面，涉及到数量的地方做出修改。

资源报告

综合分析后，还要有布线等操作；之前RAM资源用的超过100%了，所以尽量不用IP核，地方不够，还要删改，能用逻辑表达出来的就不要用ip额

回读操作

http://bbs.eetop.cn/thread-440075-1-1.html