验证环境中定义宏，简化工作量

最新推荐文章于 2023-05-10 16:37:23 发布

小白蒋博客

最新推荐文章于 2023-05-10 16:37:23 发布

阅读量530

点赞数 1

分类专栏：芯片验证自学入门教程文章标签：验证平台宏

小白蒋

本文链接：https://blog.csdn.net/weixin_37413070/article/details/123553291

版权

芯片验证自学入门教程专栏收录该内容

38 篇文章 119 订阅 ¥299.90 ¥399.90

订阅专栏

本文介绍如何通过在验证环境中定义宏，提高工作效率。通过在测试用例中直接调用宏，可以有效地减少重复代码，提升代码的可读性和维护性。

摘要由CSDN通过智能技术生成

`define TC_CASE(tc_name, seq_name) \
class ``tc_name`` extends base_test; \
	`uvm_component_utils(``tc_name``) \
	function new(string name = "``tc_name``", uvm_component parent); \
		super.new(name, parent); \
	endfunction \
	function void build_phase(uvm_phase phase); \
		super.build_phase(phase); \
		uvm_config_db#(uvm_object_wrapper)::set(this, "m_top_vsqr.main_phase", "default_sequence", ``seq_name``::type_id::get()); \
	endfunction \
endclass

以后直接在case里面调用