校招Verilog刷题篇
文章平均质量分 68
本人两年芯片验证工程师,从实际工作场景去完整过一遍牛客verilog入门与进阶,包括设计代码实现、验证代码去仿真。
小白蒋博客
这个作者很懒,什么都没留下…
展开
-
【牛客Verilog快速入门】基础语法代码和仿真代码演示 VL1 四选一多路器
作者:小白蒋7年材料专业转行芯片验证,两年芯片验证工作经验。目录题目:信号示意图:波形示意图:输入描述:输出描述:解答:设计代码实现:验证平台实现:makefile脚本实现:仿真看波形:题目:制作一个四选一的多路选择器,要求输出定义上为线网类型状态转换:d0 11d1 10d2 01d3 00信号示意图:波形示意图:输入描述:输入信号 d1,d2,d3,d4 sel类型 wire输出描述:输出信号 mux_out类型 wire解答:设原创 2022-04-21 16:06:00 · 1462 阅读 · 0 评论 -
【牛客Verilog快速入门】基础语法代码和仿真代码演示 VL2 异步复位的串联T触发器
作者:小白蒋7年材料专业转行芯片验证,两年芯片验证工作经验。VL2 异步复位的串联T触发器题目:描述:输入描述:输出描述:解答:设计代码实现:验证平台实现:makefile脚本实现:仿真看波形:题目:描述:用verilog实现两个串联的异步复位的T触发器的逻辑,结构如图:## 波形示意图:输入描述:输入信号 data, clk, rst类型 wire在testbench中,clk为周期5ns的时钟,rst为低电平复位输出描述:输出信号 q类型 reg解答:设计代码实原创 2022-04-21 17:06:27 · 633 阅读 · 0 评论 -
【牛客Verilog快速入门】基础语法代码和仿真代码演示 VL3 奇偶校验
VL3 奇偶校验题目:描述:信号示意图:波形示意图:输入描述:输出描述:解答:设计代码实现:验证平台实现:makefile脚本实现:仿真看波形:题目:描述:现在需要对输入的32位数据进行奇偶校验,根据sel输出校验结果(1输出奇校验,0输出偶校验)信号示意图:波形示意图:输入描述:输入信号 bus sel类型 wire输出描述:输出信号 check类型 wire解答:1、简单理解奇偶校验奇校验:原始码流+校验位 总共有奇数个1偶校验:原始码流+校验位 总共有偶数个原创 2022-04-21 22:09:35 · 249 阅读 · 0 评论 -
【牛客Verilog快速入门】基础语法代码和仿真代码演示 VL4 移位运算与乘法
VL4 移位运算与乘法 题目:描述:信号示意图:波形示意图:输入描述:输出描述:解答:设计代码实现:验证平台实现:makefile脚本实现:仿真看波形:题目:描述:已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效)信号示意图:波形示意图:输入描述:输入信号 d, clk, rst类型 wire在testbench中,clk为周期5ns的时钟,rst为低电平复位输出描述:输出信号 input_原创 2022-04-22 12:23:24 · 336 阅读 · 0 评论