A 45nm 1.3GHz 16.7 double-precision GFLOPS/W RISC-V processor with vector accelerators

1、简介

RISC-V 由Berkeley开发，完全开源的通用ISA，除了ISA外Berkeley还配套实现了RISC-V SOC开发框架chipyard，包括基于chisel语言SOC生成器，SOC FPGA仿真平台friesim，RISC-V应用开发编译工具链等工具。
大多说论文提出的加速器，比如GPU，使用了独立的指令集，它们有着和CPU虚拟空间独立的内存空间，因此需要使用加速器ISA彻底修改应用，并且无法利用CPU的虚拟环境。RSIC-V可以灵活的拓展加速器并且不会牺牲CPU的虚拟环境。

2、流片

单核标量RISC-V处理器性能相比于ARM Cortex-A5有10%性能提升，同时有49% area-efficient

拓展向量加速器后，energy-efficient 1.8x IBM Gen/Q，2.6X IBM CELL

Lee Y , Waterman A , Avizienis R , et al. A 45nm 1.3GHz 16.7 double-precision GFLOPS/W RISC-V processor with vector accelerators[C]// ESSCIRC 2014 - 40th European Solid State Circuits Conference (ESSCIRC). IEEE, 2014.