小徐同学6666-CSDN博客

原创 PCB LAYOUT设计通用布线建议，强烈建议收藏（下）

D 为包地线距离信号线之间的间距，建议≥4*W。L 为包地线地过孔间隔；

2025-02-12 11:01:08 419

原创 PCB LAYOUT设计通用布线建议，强烈建议收藏（上）

由于表贴器件的焊盘会导致阻抗降低，为减小阻抗突变的影响，建议在表贴焊盘的正下方按焊。避免在时钟器件（如晶体、晶振、时钟发生器、时钟分发器）、开关电源、磁类器件、插件。12mil 时，建议通过仿真来评估过孔残桩对信号完整性的影响。避免高速信号跨区，建议高速信号距离参考平面的边沿至少有。根走线之间的时延差；常用的表贴器件有：电容、差分对内时延差是指同一对差分信号的。3.走线应有完整且连续的参考层平面。时钟信号上的串接电阻，推荐放在靠近。建议不要在高速信号上放置测试点。、共模抑制电感、连接器等等。

2025-02-12 11:00:40 730

原创 Allegro学习笔记（十四）删除PCB上新建的结构层

PCB设计时导入DXF文件，通常会在Board Geometry下面新建一下subclass层，方便核对结构，板子改多了，新建的层也多了，这样会使PCB的内存越来越大，PCB设计运行也不流畅，所以小编通常会把一些无关的层删除了，这里给大家介绍一种方法。如果删除多次的话总是提示删除失败，那说明PCB上相关层的内容没有完全删除，这个一定要多次检查，确认完全删除，才可以执行删除subclasses的操作。点击会有个delete提示，点击下并且保存，就把相关的subclass删除了。

2024-12-05 15:17:53 1056

原创 Allegro学习笔记（十三）导出带有孔内径的DXF文件

在导出DXF文件的时候，DIP元件包括螺丝孔都只显示孔的外径，不显示内径，可是结构工程师经常有这个需求，这个怎么解决呢？小编来给大家介绍一种方法。

2024-12-05 14:22:40 1216

原创 Allegro学习笔记（十二）导入元器件Pin Delay

首先，打开Pin Delay文件，确认元器件编号和封装是一样的（元器件编号不一样的话，可以直接在Pin Delay文件里面修改，这样比去修改原理图再重新导入PCB方便多了）前面给大家了导出Pin Delay的信息，这篇文章给讲讲导入Pin Delay的方法。PCB下面会有这样的提示，说明Pin Delay导入成功了。找到刚才导出的Pin Delay文档，再Import。

2024-12-02 16:37:09 1224

原创 Allegro学习笔记（十一）导出元器件Pin Delay（亲测有效）

所谓的Pin Delay也就是管脚延迟，是由于芯片内部核心单元到封装引脚之间的距离差异造成的。在高速电路设计中，Pin Delay是一个重要的考虑因素，因为它会影响信号的传输速度和信号长度的误差。设计新的PCB的时候，这个Pin Delay可以从芯片厂家获得，如果是用别的Demo板子上的芯片，就需要从Demo板子上导出Pin Delay信息，方法如下。那么在高速PCB设计中，为了做到保证信号在适当的信号延迟之内，会把芯片的Pin Delay计算在内，那这个Pin Delay的显示计算设置如下所示。

2024-12-02 16:22:49 1290

原创 Allegro学习笔记（十）输出元器件的坐标（步骤超详细）

对于比较复杂的PCB板，需要贴片厂焊接，这时候我们是需要提供元器件的坐标。Allegro的功能确实很强大，而且很人性化，一下子给解决了这个问题。这里，小编给介绍两种导出元器件左边的方法。元器件的中心点placement origin一般都是选symbol origin，除非是所有的元器件封装的Body center都在器件的中心点位置。方法二：Tools--Quick Report --compoment report。方法一：File--Export--placement。点击后会弹出弹出对话框。

2024-11-29 15:20:11 1478

原创 Allegro学习笔记（九）一键处理走线不连续

打开Design Parameter Editor，勾选Connect line endcaps，PCB上的线段都连续起来了。在PCB设计的时候经常看到一些PCB走线不连续，这个不是视觉效果，不过PCB板厂做出来的板子走线还是连续的，如下图所示。如果你还没有遇到这样的问题，你可以设置看看效果对比，说不定你就是喜欢那个断断续续的走线呢。这个也是可以设置的，小编来告诉你具体的设置方法。

2024-11-29 13:58:57 694

原创 Allegro学习笔记（八）批量等间距对齐元器件

这种批量对齐元器件的方法很实用，尤其是画核心板的时候，直接对齐，再也不用看着一堆乱七八糟的器件摆放发愁了。同样是，选中元器件，右键后点击Align components,在option面板上会有相应的设置。这肯定不是我们需要的，这里小编给大家介绍一种批量对齐元器件的方法，并不局限于封装相同的元器件。把原理图导入PCB后，按照电路模块打散元器件后，元器件通常都是摆放不整齐的，如下图所示。这个效果肯定是最好的，如果是相同的元器件一起对齐，那更好了。右键后点击Aligncomponents,效果是这样的。

2024-11-29 11:00:09 1546

原创 Allegro学习笔记（七）快速生成禁布区域RouteKeepin和PackageKeepin

说了这两个区域，肯定不是需要手动坐标去画的，那样简直太浪费时间了，尤其是遇到异形板的时候。最后，小编要说的是，每一个OUTLINE只能生成一个RouteKeepin和PackageKeepin区域。#创作灵感#PCB设计的时候都要设置禁布区域，因为PCB制造工艺的原因，一般走线或是铜箔需要沿着板框内缩一定的距离，这个区域就是所谓的RouteKeepin。还有一些特殊的PCB，因为结构等等的原因，规定板边范围内不能放置元器件，也就是所谓的PackageKeepin。

2024-11-28 14:58:09 1361

原创 Allegro学习笔记（六）一键处理走线的虚假连接

画板子的时候经常会遇到这样的情况，看起来线已经跟焊盘连接起来，但是依然显示着飞线，也就是所谓的虚假连接。打开状态栏一看，还有很多网络都没有连接。点击OK后，所欲的虚假连接都连接上了，再也不用一个个的按照飞线去检查了。这里给大家介绍一种方法，一键解决所有的虚假连接问题。

2024-11-28 12:00:05 387

原创 Allegro学习笔记（五）一键快速打开常用的多层显示

PCB设计时候，经常需要同时显示丝印，焊盘，器件外框，过孔，走线等等信息，如果每次打开PCB 的时候都去一个个显示，那真的是太浪费时间了，尤其是做多层板的时候。这里，小编介绍一种快速打开显示多层的方法，只需要设置一次，以后电脑上的所有PCB都可以一键操作。再回到PCB界面，在visibility显示框就可以看到刚才设置的名字TOP，点击后PCB就会显示需要显示的信息。然后会显示对话框，如下所示，可以选择给这个命名，这个小编的命名是TOP。将需要显的信息打开，如下所示。

2024-11-22 16:24:57 859

原创 Allegro学习笔记（四）如何一次性添加GND过孔

主要是分为矩阵过孔和板框过孔，这个都可以个人需求选择。

2024-11-22 15:19:29 2355

原创 Allegro学习笔记（三）如何快速从BUS直接创建MATCH GROUP

如果需要添加的net比较少或是担心把不相关的网络添加进来或是PIN PAIR的输入输出弄错了，也可以一个个去添加PIN PAIR，再创建MATCH GROUP，这个方法后面再介绍具体的步骤。按照下面的界面填写好，并给MATCH GROUP去个名字，等长误差可以根据具体的需求填写，这里我写的是20mil，点击OK后，保存下，再点击下面的图标。如果遇到核心板或是高密度的PCB，需要做的处理等长的网络很多，推荐批量直接创建MATCH GROUP，这样可以节省很多时间，小编这里讲讲具体的步骤。

2024-09-06 10:48:58 1261

原创 Allegro学习笔记（二）如何快速批量创建差分对

我们选择需要创建差分对DDR0_CLK1P和DDR0_CLK1N，并给差分线创建一个名称DDR0_CLK1，点击Add，差分对就创建成功了，还有具体的查分网络信息，也可以在这里核对下是否正确。这里需要点击的是Auto Generate，自动创建差分对，也就是今天要说的批量创建差分对。说到这里，我们首先需要对板子上的差分信号观察下，一般差分对的后缀名是P和N，或是+和—的，截图看看。确实创建成功了，我们还会发现，软件在自动创建差分对的时候，自动取网络名生成差分对的名称，这个也是非常省心的地方。

2024-04-18 16:40:25 1603

原创 Allegro学习笔记（一）PCB中怎么做到无焊盘设计

1、选择Setup→Unused Pads Suppression 命令，将会弹出无盘设计窗口2、截图所示的是4层板子，TOP层和BOTTOM层是不能设置的，但是内层的过孔和通孔的焊盘都是可以设置无焊盘的。注意要勾选窗口下面的 dynamic unused pads suppression 和 Display padless holes，这样的话，布线的时候会识别设置了无盘设计的层面。3、设置完成后，会发现走线到过孔的电气间距增大了，也降低了PCB板的制造工艺。

2024-03-15 15:49:53 1829