uvm_primer ch14 oop再思考&对象之间的通信

最新推荐文章于 2022-04-21 17:25:41 发布
最新推荐文章于 2022-04-21 17:25:41 发布
阅读量82 收藏
点赞数
分类专栏： uvm UVM_PRIMER
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39060517/article/details/113090838
版权
uvm 同时被 2 个专栏收录
171 篇文章 58 订阅
订阅专栏
UVM_PRIMER
20 篇文章 10 订阅
订阅专栏
这篇博客探讨了过程式编程与面向对象编程（OOP）的区别，强调OOP中接口的重要性。文章还详细讨论了对象间的通信，包括单线程和双线程环境下的通信方式，特别是线程同步问题。通过实例说明了如何在UVM环境中实现激励coveragescb、dut之间的交互。
摘要由CSDN通过智能技术生成

uvm_primer ch14 oop再思考&对象之间的通信

两种编程之间的差异

  • 过程式编程
    关注事务或者算法的顺序，先干a，然后在调用b，然后c；关注于下一步干什么？
  • oop
    关注于怎么创建对象以及怎么把对象连接起来 从而解决问题；
    oop一直强调面向接口的编程而不是面向实现的编程

对象间通信

之前我们的激励 coverage scb之间之和dut通信，彼此之间当其他两个不存在；

  • 单线程通信：一个对象调用另外一个对象的方法；
  • 双线程通信：两个对象在不同的线程运行，不仅要沟通两个线程而且要在两个线程之间进行同步；
斐非韭
关注
专栏目录
uvm_primer ch13 uvm_env
oldmoney
01-23 1034
uvm_primer ch13 uvm_envrandom_test() 和add_test()三种实现方式的对比最差的结构好一点的结构最优结构将激励从component中独立出来； random_test() 和add_test()三种实现方式的对比 最差的结构 好一点的结构 将两个tester的共用的run_phase()写到base_tester 然后定义get_op get_data两个纯虚函数 最优结构 将激励从component中独立出来； separate structure from
uvm_primer ch4-5面向对象的编程OOP sv
oldmoney
01-17 342
面向对象的编程OOPch4 面向对象的编程OOPoop的好处code reusecode maintainabilitych5 class & extendsionstructclass实例化对象extends classsummary ch4 面向对象的编程OOP 从第4章开始到第十章 ，介绍oop相关内容，暂时不涉及uvm sv是一个oop的语言，尤其是你在验证中使用sv的时候， uvm也是建立在sv上的一个框架，这部分内容是理解后边uvm的一个基础。 sv其实更像是verilog+java；c
uvm_primer ch17线程间的通信
oldmoney
01-24 368
uvm_primer ch17线程间的通信verilog线程间的通信oop的线程间通信协调uvm线程间通信协调blocking 模式非blocking 模式问题 verilog线程间的通信 producer 和consumer的通信 使用put_it和get_it来进行通信协调； module producer(output byte shared, input bit put_it, output bit get_it); initial repeat(3) begin
uvm_primer ch19 reporting/打印信息
oldmoney
01-24 1062
uvm_primer ch19 reporting$display $error $fatal做打印，不能有一些控制；uvm 打印可以有多种设置UVM_VERBOSITY的方式 最初使用 $display $error $fatal做打印，不能有一些控制； uvm 打印 `uvm_info(<Message ID string>,<msg string>,<verbosity>) `uvm_warning(<Message ID string>,<msg
uvm_primer ch21 uvm transaction/copy/clone/get_type
oldmoney
01-27 1459
uvm_primer ch21 uvm transactionMOOCOWclone_me函数transaction 重写 MOOCOW 使用uvm_transaction的好处之一：在多个模块多个对象中都可以看到相同的数据，在模块较小的TinyALU中可能考不到优势，如果我们的设计包含250个port，原本需要250份备份数据的空间，现在只需要一个即可。 双刃剑：上述机制也存在一定的短板：无论任何一个对象对数据进行了修改，整个测试环境看到的数据都会变化。因此引入了MOOCOW(Manual Obliga
uvm_primer ch11基于uvm的test
oldmoney
01-23 495
基于uvm的test使用factory创建case传递interface，run_test()random_test() 从本章正式进入uvm的世界 使用factory创建case 使用下边的命令，我们可以只编译一次跑多个case； vsim top_optimized -coverage +UVM_TESTNAME=add_test vsim top_optimized -coverage +UVM_TESTNAME=random_test 使用UVM_TESTNAME去调用 run_test() 去使用
UVM--uvm_scoreboard、uvm_env & uvm_test
创芯人--fly的博客
04-21 3312
本此小结主要总结了uvm_scoreboard、uvm_env、uvm_test内容
uvm_primer ch3 BFM笔记
oldmoney
01-17 697
uvm_primer ch3 BFM 补充一个sv的知识点， interface 这个是一个类似java的概念，java中也有interface； 主要在其中定义接口相关的一个信号；还可以在其中使用iniitial block； 在其中定义和接口强相关的一些函数；下边的函数一个是驱动reset_n的函数； 一个是驱动 A B op的函数； interface 可以在面向对象(OO) 中类似做一个声明，然后直接把接口传递到其他module； interface tinyalu_bfm; import
THE_UVM_PRIMER_CODE_EXAMPLES_1.0.zip
05-14
《UVM Primer代码示例1.0》是一个针对UVM（Universal Verification Methodology）初学者的宝贵资源。这个压缩包包含了一系列示例代码，旨在帮助Perl编程新手理解并掌握UVM的基本概念、语法和功能。在本文中，我们将...
UVM_Class_Reference_Manual_1.2_UVM_Class_reference_uvm1.2_
10-04
1. **UVM组件**：UVM的核心是其组件模型，包括基本组件（如sequencer、agent、monitor、driver和scoreboard）以及它们之间的通信机制。每个组件都有特定的角色，例如，sequencer负责生成激励，driver将激励转化为...
uvm_demo_v0.1_UVM——demo_DEMO_UVM_源码
10-04
《UVM demo_v0.1_UVM——DEMO_UVM 源码解析与实践》 在电子设计自动化（EDA）领域，SystemVerilog的通用验证方法论（UVM）已经成为验证集成电路（IC）设计的标准工具。本篇将深入探讨一个基于UVM 1.1的"uvm_demo_v...
uvm_primer ch6 多态
oldmoney
01-17 546
uvm_primer ch6 多态uvm_primer ch6 多态非virtualvirtualpure virtualsummary uvm_primer ch6 多态 oop有三大好处或者特征 封装 继承 多态 很多人觉得oop最大的特点应该是继承，这个可能学习深入之后发现，多态才是最大的优点。 给出一个多态的例子 非virtual virtual具体含义在文章末尾解释 class animal; int age=-1; function new(int a); age
【UVM基础】UVM同步通信元件（uvm_event/uvm_barrier）快速上手指南
悟已往之不谏 知来者之可追
03-01 794
UVM 的同步通信元件（uvm_event、uvm_barrier）上手~
SystemVerilog | UVM | Phase机制基础
oldmoney
09-18 9354
SystemVerilog | UVM | Phase机制基础 Phase在UVM中可以理解为是仿真片段或者仿真阶段，非常符合phase单词本意。 UVM方法学将仿真过程划分成了多个仿真阶段，然后还给这些仿真阶段都起了名字、预定义了功能、确定了先后关系和协作方式等等。这些概念的定义和协调仿真阶段的方式，被统称为Phase机制（Phase mechanism）。 Phase机制在基于UVM的仿真中尤其重要，它是整个仿真周期中的同步机制。每个环境组件（uvm_component）在仿真中都会执行一组预定义的仿真
uvm pack/unpack
oldmoney
02-04 6526
packing： 将一组数据打包到一个比特数组中。 unpacking：将一个比特数组拆解成一组数据。 在item中定义do_pack函数 在driver中调用 下面的这些方法属于 uvm_object class 包含的function。 pack function int pack (ref bit bitstream[], input uvm_packer packer = null) pack_bytes function int pack_bytes (ref byte unsigned b.
UVM TLM之analysis_port的write函数
oldmoney
02-04 4853
具体过程: analysis_port的write函数会依次获取与其相连的analysis_imp,并调用analysis_imp的write函数; reference: src/tlm1/uvm_analysis_port.svh 在analysis_imp的函数内部,会调用analysis_imp所在uvm_component的write函数,所以analysis_imp所在的uvm_component中一定要有一个write函数实现. 但是,需要注意的是,如果analysis_imp采用的
modelsim/questasim do文件解释以及makefile
oldmoney
01-18 3881
do文件解释questasim do文件解释do文件wave.do questasim do文件解释 do文件 #开头的是comments，不确定写在do文件中是不是会当做注释；不行的话就去掉 DO文件实质上是Tcl脚本。可以包含很多Tcl结构，比如程序，条件运算符，数学和三角函数，正则表达式等等。 vsim的参数 参数“-novopt”禁止优化（no vopt），可能会因为vopt的缘故使得一些不重要signal被modelsim自动忽略，一般会保留该参数； 参数“-c”表示进入命令行模式，如果没有该参
`uvm_send 和`uvm_do之间的关系
最新发布
05-19
`uvm_send`和`uvm_do`都是UVM中用于驱动和监视器之间交互的方法，但它们的作用不同。 `uvm_send`用于在驱动中向监视器发送事务，它将事务放入到事务队列中，并返回一个布尔值表示是否成功发送。如果发送成功，那么...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值