uvm
文章平均质量分 50
uvm
斐非韭
这个作者很懒,什么都没留下…
展开
-
【uvm】参数化Class中的静态属性
上面的例子中S1、S2、S3、S4、S5中的参数T分别被覆盖成byte、byte、int、bit[2:0]、real,所以只有S1(s_byte)和S2(s_byte)中的静态属性counter彼此共享。参数化类中的静态属性(参数化)是在参数初始化的时候才会分配。上面是一个参数化类的扩展类示例,class1是一个参数化类,参数T默认为"int"。static属性一般是在编译的时候就已经分配了内存,并被这个类的所有实例共享,class2增加了一个参数P,此时参数T为默认的"int"原创 2022-12-02 10:34:03 · 827 阅读 · 0 评论 -
【uvm】Wait for Interface Signals in UVM
【代码】【uvm】Wait for Interface Signals in UVM。原创 2022-11-04 10:25:17 · 346 阅读 · 0 评论 -
Response handling between UVM Driver and Sequencer for Pipelined Protocols
【代码】Response handling between UVM Driver and Sequencer for Pipelined Protocols。原创 2022-11-03 09:05:25 · 284 阅读 · 0 评论 -
【无标题】
类似将seq 分解成不同的func/task(sub-seq);这里的Parent Sequence 不同于oop中的概念。原创 2022-11-02 10:47:05 · 140 阅读 · 0 评论 -
【uvm function coverage】What is Coverage Metrics?
SuccessCon_Observ。原创 2022-11-01 16:32:42 · 370 阅读 · 0 评论 -
【uvm】has_functional_coverage/functional coverage monitor
【代码】【uvm】has_functional_coverage/functional coverage monitor。原创 2022-11-01 13:57:42 · 196 阅读 · 0 评论 -
【uvm】Functional Verification Technologies
In industry, there are two technologies which are used to perform Functional Verification. In Simulation Based Verification, Design Inputs are stimulated by the dynamic vectors injected by the verification engineer & output is measured against the expected原创 2022-10-31 17:34:59 · 128 阅读 · 0 评论 -
[学习] uvm concept topic
Link原创 2022-10-28 13:12:32 · 124 阅读 · 0 评论 -
【uvm】What is Functional Coverage?
【代码】【uvm】What is Functional Coverage?原创 2022-10-27 17:19:59 · 506 阅读 · 0 评论 -
【sv】 covergroup
覆盖率测试原创 2022-10-21 12:57:18 · 249 阅读 · 0 评论 -
【sv】SystemVerilog中数组的赋值、索引和切片
上面是一个SystemVerilog task声明的示例,该task会将一个2维unpacked数组作为参数值传递。数组可以作为参数传递给子程序,当数组作为值传递给子程序时,会将这个数组复制一份传递给子程序。原创 2022-10-20 10:28:42 · 1317 阅读 · 0 评论 -
【无标题】硅芯思见:【137】SystemVerilog中的生命周期lifetime
Ø 声明于module/program/interface/checker中,但是位于task/function之外,则变量是module/program/interface/checker中的局部变量,具有静态生命周期,并且不能声明为automatic;Ø 对module/program/interface/checker中的方法直接进行动态或者静态生命周期的声明,可以影响方法中变量的生命周期的属性;Ø 对方法直接进行静态或者动态生命周期声明,从而可以影响方法中所有变量的生命周期属性;原创 2022-10-11 08:33:02 · 242 阅读 · 0 评论 -
【uvm】How to write uvm sequence
sequence原创 2022-09-30 14:58:21 · 399 阅读 · 0 评论 -
【uvm】uvm agent
学习uvm原创 2022-09-19 14:56:45 · 417 阅读 · 0 评论 -
概述UVM中的build、configure和connect【uvm】
学习uvm原创 2022-09-19 13:43:19 · 636 阅读 · 0 评论 -
【uvm】DUT 和 testbench 是如何连接的
学习uvm原创 2022-09-19 10:53:58 · 879 阅读 · 0 评论 -
【无标题】聊聊`uvm_*_imp_decl的底层实现原理
学习原创 2022-09-16 16:44:40 · 524 阅读 · 0 评论 -
UVM 的精髓在于给验证人员提供了快速搭建 testbench 的途径
学习原创 2022-09-16 16:42:33 · 500 阅读 · 0 评论 -
【uvm】UVM_ENV中一般包含哪些内容
学习原创 2022-09-16 16:26:04 · 303 阅读 · 0 评论 -
UVM中类的例化用new和create有什么不同?
学习原创 2022-09-16 16:21:09 · 3301 阅读 · 0 评论 -
【向大佬学习uvm】UVM_Agent中一般包含哪些内容
学习原创 2022-09-16 16:17:47 · 438 阅读 · 0 评论 -
【uvm】uvm中void‘()是什么意思?
学习笔记原创 2022-09-16 16:11:34 · 722 阅读 · 0 评论 -
【向大佬学习uvm笔记】提高UVM Sequences 复用程度的3大准则
学习笔记原创 2022-09-16 15:52:08 · 157 阅读 · 0 评论 -
[uvm]create_item ???
create_item原创 2022-08-04 13:43:31 · 476 阅读 · 0 评论 -
UVM RAL模型和内置seq
reg seq原创 2022-07-29 15:13:55 · 393 阅读 · 0 评论 -
uvm_hdl——DPI在UVM中的实现(四)
uvm原创 2022-07-25 16:23:35 · 1288 阅读 · 0 评论 -
【uvm】sequence
原创 2022-05-07 09:02:57 · 209 阅读 · 0 评论 -
【uvm基础.b站视频】信息服务机制p25-26
原创 2022-05-04 20:47:17 · 180 阅读 · 0 评论 -
【uvm基础.b站视频】config机制 p27-p31
sequence从sqr中获取原创 2022-05-04 20:45:56 · 144 阅读 · 0 评论 -
【uvm】事务级建模
原创 2022-04-24 11:28:15 · 115 阅读 · 0 评论 -
【uvm】factory orerride
原创 2022-04-24 09:01:52 · 73 阅读 · 0 评论 -
【uvm】 raise_objection之前不能加入消耗仿真时间的语句
p16原创 2022-04-22 08:47:52 · 378 阅读 · 0 评论 -
【uvm】 多模块env结构
b站基础 p9原创 2022-04-20 15:27:38 · 376 阅读 · 0 评论 -
【siemens】 验证论坛 问问题
https://verificationacademy.com/forumssiemens 问问题原创 2022-04-19 16:40:56 · 289 阅读 · 0 评论 -
uvm学习资源
https://www.cnblogs.com/east1203/p/11569725.html原创 2022-04-02 15:07:50 · 483 阅读 · 0 评论 -
【uvm】关于UVM driver的幕后||你知道get_next_item在哪里吗?
https://mp.weixin.qq.com/s/8aynSiTA16wpQiiETcfHfQ 存档我们都知道,driver要和sequencer相连,然后通过seq_item_port接口的get_next_item方法和sequence之间进行交互。但是,你有没有去查过get_next_item这个方法究竟是哪个类提供的呢?让我们打开网页https://verificationacademy.com/verification-methodology-reference/uvm/docs_1原创 2022-03-30 09:19:00 · 1124 阅读 · 1 评论 -
【uvm】怎么在sequence中调用agent中的函数以及如何快速实验你的想法?
https://mp.weixin.qq.com/s/_r5nW-tiMFBlEG3Tp8HvmQ通过本篇文章主要想送给广大验证初学者和爱好者2件礼物:“一条鱼”和“一只鱼竿”。希望大家连吃带拿,开开心心地。“一条鱼”就是题目中的那个问题本身:“UVM中怎么在sequence中调用agent中的函数”。这个问题很多同学猛的听到可能还是会有一些懵,反应不出一个优雅的解决方法。“一只鱼竿”就是当你遇到这样一个问题的时候,怎么快速写一段代码验证你的想法是不是可以实现,也就是Jerry今天带你解决这个问题的过原创 2022-03-29 18:27:40 · 369 阅读 · 0 评论 -
【uvm】提高UVM Sequences 复用程度的3大准则
提高UVM Sequences 复用程度的3大准则数字芯片实验室 2021-09-11 22:53The following article is from 芯片验证工程师 Author 验证哥布林就我个人而言,我觉得编写sequence是在验证任何IP时最具挑战性的部分。首先需要仔细构想场景,然后coding。如果没有任何程度的复用,我们需要从头为每个场景编写一个sequence,这使得sequence难以维护和调试。sequence的编写和调试是非常体现验证工程师编码能力的地方之一,如果每一个原创 2022-03-29 13:09:36 · 550 阅读 · 0 评论 -
【uvm】UVM layering sequence for layered protocol
版权声明:本文为CSDN博主「Holden_Liu」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。原文链接在OSI(Open System Interconnect )模型中,将网络结构分为7层,自上而下:应用层,表示层,会话层,传输层,网络层,链路层,物理层。每层都有相应的协议和对应的数据结构。IC中常见的如PCIe,USB,UFS等都是分层传输的协议。对于这些高速IP,其验证环境通常也采用分层结构,方便扩展和重用。UVM common architecture原创 2022-03-24 09:25:02 · 275 阅读 · 0 评论 -
华为内部分享||总结我的思路,如何在验证中发现和定位Bug||目的与视角
转自华为内部夏晶对于验证的总结分享目的发现Bug,发现所有的Bug,或者证明没有Bug,是验证存在的唯一目的。无论任何验证语言、任何验证环境、任何验证方法学、任何Feature List,都是为了达成这一目的而使用的方法,或者所手段。偏离了这一目的任何工作和努力,都是屎、大便、Shit。绝对不要被任何华丽的技巧、方法、经验所迷惑,无论验证环境有多么美丽,无论验证语言有多么的High Level,都不要迷惑。不要为了追求完美、高效的环境而沉迷其中,陷阱往往就在美丽的后面。有时候,最简单的,才是最直接的,原创 2022-02-15 09:22:52 · 759 阅读 · 0 评论