本文深入探讨了Verilog仿真中的零延迟概念，通过实例解释了在always块中放置d触发器的重要性，同时详细分析了SV仿真调度机制，包括阻塞与非阻塞赋值的差异。此外，还讨论了在 clk 信号与其他信号中如何使用 '=' 和 '<='，以及initial或always块的应用。
d 放在always中
`timescale 1ns/1ps
module d_ff_tb ();
reg reset;
reg d;
wire q,q2;
reg [7:0] cnt;
reg clk;
always #4 clk <= ~clk;
initial
最低0.47元/天 解锁文章
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
