FPGA/CPLD 延时方案

FPGA中消除毛刺的常用方法是：

1.触发器输出

通过添加触发器，使输出信号在clk跳变沿进行读取，并输出，能有效地降低毛刺的发生几率。但这样的话，延时也就增大。但是，毛刺的产生是不定时的，如果毛刺在时钟跳变时期产生，则使用触发器的方法无法解决问题。

2.信号延时法

信号延时法，顾名思义，延时信号处理时期，等待信号稳定时再对数据进行处理。

它的具体做法有很多：

1信号延时检测

信号延时方法很多，如使用门级电路延时，fpga的专用延时单元lcell，毛刺的产生随机性，单凭延时是无法解决问题的。

2时钟延时

像使用触发器的原理类似，通过增加时钟计数器，对时钟进行分频，加大时钟间隔，来保证对信号进行处理的时候信号已经稳定；或者为防止在信号检测时钟跳变时，信号发生变化，延时对信号检测时间，比如加入标志位寄存器，信号跳变后的下一个检测时钟对其检测。这针对检测时期瞬变信号导致检测错误的方法。

3状态机检测

使用状态机对信号进行多次检测，首先第一次检测信号，进入下一状态，再次检测信号并与前面进行比较，如果不同则重新开始检测知道检测一定次数后确定信号不变动后，进行数据处理。这种方法结合了上述方法，极好地消除了竞争冒险。

信号延时法缺点是用速度换取电路的稳定性，我们只能择优而取。