AXI总线基本知识:(基于uart_lite IP核)
1.属于片内总线2.Uart_lite IP核接口描述:ACLK 主从设备交换数据的时钟信号ARESETN 从模块复位信号INTERRUPT 中断信号AWADDR[3:0] 写地址AWVALID 写地址有效标志AWREADY 写地址通道握手信号WDATA[31:0] 写数据WSTRB[3:0] 写数据选通信号,指明数据总线哪个字节有效,在AXI-uartlite中此信号不起作用主机输出WVALID 写数据有效标志位WREADY 写数据通道握手信号BRESP[1:0]
原创
2020-08-20 16:00:08 ·
1966 阅读 ·
0 评论