讲述计算机组成,计算机组成原理-第七讲讲述.ppt

计算机组成原理-第七讲讲述

… 控制逻辑 Y 译码 X 译 码 数据缓冲区 Y 控制 128 × 128 存储矩阵 … … PD/Progr CS A10 A7 … A6 A0 … … DO0 … DO7 1 12 … A7 A1 A0 VSS DO2 DO0 DO1 … 2716 24 13 … VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 … (2) 2716 EPROM 的逻辑图和引脚 4.2 PD/Progr PD/Progr 功率下降 / 编程输入端 读出时 为 低电平 ② Intel 2114 RAM 矩阵 (64 × 64) A3 A4 A5 A6 A7 A8 A0 A1 A2 A9 15 … 0 31 … 16 47 … 32 63 … 48 15 0 31 16 47 32 63 48 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 … … 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组 第二组 第三组 第四组 4.2 … 控制逻辑 Y 译码 X 译 码 数据缓冲区 Y 控制 128 × 128 存储矩阵 … … PD/Progr CS A10 A7 … A6 A0 … … DO0 … DO7 1 12 … A7 A1 A0 VSS DO2 DO0 DO1 … 2716 24 13 … VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 … (2) 2716 EPROM 的逻辑图和引脚 4.2 PD/Progr PD/Progr 功率下降 / 编程输入端 读出时 为 低电平 4. EEPROM (多次性编程 ) 电可擦写 局部擦写 全部擦写 5. Flash Memory (闪速型存储器) 比 EEPROM快 4.2 EPROM 价格便宜 集成度高 EEPROM 电可擦洗重写 具备 RAM 功能 用 1K × 4位 存储芯片组成 1K × 8位 的存储器 ？片 五、存储器与 CPU 的连接 1. 存储器容量的扩展 (1) 位扩展 (增加存储字长) 10根地址线 8根数据线 D D … … D 0 4 7 9 A A 0 ??? 2114 2114 CS WE 4.2 2片 (2) 字扩展(增加存储字的数量) 用 1K × 8位 存储芯片组成 2K × 8位 的存储器 11根地址线 8根数据线 4.2 ？片 2片 1K× 8位 1K× 8位 D7 D0 ??? ??? ??? ??? ??? WE A1 A0 ??? A9 CS0 A10 1 CS1 (3) 字、位扩展 用 1K × 4位 存储芯片组成 4K × 8位 的存储器 8根数据线 12根地址线 WE A8 A9 A0 ... D7 D0 … A11 A10 CS0 CS1 CS2 CS3 片选 译码 … … … … … … … … 4.2 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 ？片 8片 2. 存储器与 CPU 的连接 (1) 地址线的连接 (2) 数据线的连接 (3) 读/写命令线的连接 (4) 片选线的连接 (5) 合理选择存储芯片 (6) 其他 时序、负载 4.2 * * 计算机组成原理 舒燕君 计算机科学与技术学院 第七讲 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读/写控制线 地 址 线 … 数 据 线 … 片选线　　　 读/写控制线 (低电平写 高电平读) (允许读) 4.2 CS CE WE (允许写) WE OE 存储芯片片选线的作用 用 16K × 1位 的存储芯片组成 64K × 8位 的存储器 32片 当地址为 65 535 时，此 8 片的片选有效 8片 16K × 1位 8片 16K × 1位 8片 16K × 1位 8片 16K × 1位 4.2 三、随机存取存储器 ( RAM ) 1. 静态 RAM (SRAM) (1) 静态 RAM 基本电路 A′ 触发器非端 1 T 4 T ~ 触发器 5 T T 6 、 行开关 7 T T 8 、 列开关 7 T T 8 、 一列共用 A 触发器原端 T1 ~ T4 T5 T6 T 7 T 8 A′ A 写放大器 写放大器 DIN 写选择 读选择 DOUT 读放 位线A 位线A ′ 列地址选择 行地址选择 4