【期末总结】计算机组成原理

复习目录

第一章 概念 冯诺依曼
第二章 概念 计算机发展
第三章 总线标准 总线判优 3.3 3.5
第四章 重点 cache重中之重
第五章 IO DMA
第六章 重点 反码补码 754标准 定点乘法运算
第七章 寻址方式 指令格式
第八章 重点 CPU结构 流水线 中断优先级
第九章 概念 中断周期
第十章 10.1 组合逻辑设计 可能大题

概念总结

1G = 2^30
1M = 2^20
1K = 2^10

字Word 计算单位
字节Byte 储存单位 一个储存单元
位bit
1字节 = 1B = 8bit
1字 = 1W =16/32bit（机器字长

处理器一次处理一个字
储存单元个数 = 2^地址线条数（宽度
字长位数 = 数据线条数（宽度

RAM随机存取储存器👇random access
SRAM 静态RAM Static
DRAM 动态RAM Dynamic
ROM 只读储存器👇read only
MROM 掩模ROM
PROM 一次性编程
EPROM 多次性编程
闪存（属于EEPROM

重要考点

• 冯诺依曼结构
  👉五个部分
  👉以储存器为中心的结构
  👉现代计算机结构

• 摩尔定律
  微芯片上集成的晶体管数目每三年翻两番

• 替代传统硅芯片
  光计算机 光子取代电子
  DNA生物计算机 控制生化反应
  量子计算机 利用原子的量子特性

• 总线概念
  各个部件共享的传输介质
  传输方式👉串行 并行

• 总线分类
  按位置👉片内总线 系统总线 通信总线

• 总线特性和性能指标
  四大特性👉机械 电气 功能 时间
  七大指标👉宽度 传输率 信号线数等
  多个标准👉ISA PCI USB…

• 总线结构
  1⃣️单/双总线
  （系统总线）单总线结构 影响cpu工作
  （+M总线）CPU为中心的双总线 主存IO不互通
  （+存储总线）以存储器为中心发出两条总线
  （+IO总线）通道连接两个总线 传统微型机
  2⃣️三总线
  主存+IO+DMA总线
  系统+局部+扩展总线
  3⃣️四总线
  系统+局部+高速+扩展总线

• 总线判优⚠️

BS总线忙 BG总线同意 BR总线请求
1⃣️链式查询 按顺序 慢
IO提出BR👉传总线👉BG依次传👉设BS应答
靠后的IO要等很久 较慢 微型计算机
n个设备 2条线

2⃣️计数器定时查询 按顺序 慢
IO提出BR👉传总线👉计数器选👉设备地址👉设BS应答
设置计数器初值👉设置优先级
n个设备 log2n条线

3⃣️独立请求方式 快 有求必应
总线排队器👉设置优先级
每个IO有BG BR
n个设备 2n条线

• 总线通信
  四个传输周期👉申请分配 寻址 传数 结束
  四种通信方式👉同步 异步 半同步 分离式

• 同步通信计算（公共时钟
  总线时钟频率 X Mhz
  总线传输周期 N 个周期
  总线宽度 2^Y 位
  数据传输率 Z MBps
  总线传输周期时间 T = 1/X * N
  Z = Y/T

• 存储器分类
  按介质分👉半导体 （易失
  磁表面 磁芯 光盘（不易失
  按存取方式👇

按作用分👉主存（ram rom
闪存（u盘 半导体 SSD
Cache
辅存（磁盘 光盘

• 存储器的层次结构

cache-主存 （解决速度问题 硬件
主存-辅存 （解决容量问题 软硬件结合

• 主存概论
  MDR memory data register 主存数据寄存器
  MAR memory address register 主存地址寄存器
  在CPU中 一个双向 一个单向

地址分配👇

按字节寻址 按字寻址

技术指标👉容量（存放二进制总位数
速度（存取时间 存取周期
带宽（bit/秒

• 存储器容量扩展⚠️会画连接图
  1⃣️位扩展 增加存储字长 CS WE分别相连
  2⃣️字扩展 增加存储字数量
  we相连 cs连最高位 分别取反
  3⃣️字位扩展 由少到多分组 再分配数据

nK x m位
2^x = n
x根地址线 m根数据线

CS 片选信号引脚 chip select RAM
WE 写入启用引脚 write enableRAM
PD/Progr编程端引脚 ROM

• 存储器与CPU连接⚠️
  1⃣️地址线连接
  2⃣️数据线连接
  3⃣️读/写命令线的连接
  4⃣️片选线的连接
  5⃣️合理选择存储芯片 RAM/ROM
  6⃣️其他 时序 负载相配合

重点 课本例4.1
系统程序区👉只读ROM
系统程序工作区👉RAM
用户程序区👉可读写RAM

二进制地址范围👉选芯片👉分配地址线👉确定片选信号👉画连接图

片选信号不能遗漏（访存信号 地址信号

• 存储器校验
  合法代码集合👉检n位错 纠m位错
  检查与纠错能力和二进制位的最少差异数有关

编码最小距离👇记公式

汉明码👇
一位纠错能力 奇偶校验 分组校验 非划分分组

默认一位出错

组成三要素👇被检测n位 增加k位检测位

重点 例4.4 例4.5
1⃣️配置汉明码
确定n k👉画表确定C👉结果

2⃣️纠错
求出相应的P👉有错纠错👉结果
有错P=1（1的个数为奇或偶
无错P=0（偶配原则👉偶数无错

• 提高访存速度
  三个思路👉高速器件 层次结构 主存结构
  单体多字系统 增加存储区带宽
  多体并行系统 高位交叉 低位交叉（模m
  高性能存储芯片 SDRAM RDRAM等

• Cache概念
  局部性原理 避免CPU空等
  主存和Cache按块储存
  数量不同 大小相同 块内地址相同
  块长👉一个存取周期内主存调出的信息长度
  多少个字

命中👉某标记=某主存块号👉已对应
未命中👉找不到对应标记👉未对应
命中率👉与cache的容量与块长有关

T平均访问时间=命中时间+缺失时间*缺失代价
缺失👉访问主存
效率e的公式

• Cache流程
  三个机构👉地址映射 地址变换机构（查找取出
  cache替换机构（cache满
  cache存储体（保存信息
  CPU访问 给地址👉cache地址映射
  👉命中则cache传数据
  👉未命中则访问主存取数据

读👇
判断命中 判断满不满

写👇
写直达 两个都写入 简单
写回 只写cache 替换时写回主存

改进👉见体系结构

• Cache难点
  直接映射👉一个cache块对应多个主存块
  一个主存块对应一个cache块
  速度快 不灵活
  全相联👉一对任一 速度慢 成本高 利用率高
  组相联👉一对一组中任一 两者结合 快 高

替换算法👇
FIFO先进先出
LRU最近最少使用
随机法

• 辅存
  磁盘 磁带 光盘

• IO系统
  CPU与IO设备👉并行 总线连接👉中断/DMA

主机与IO设备👉辐射式连接（不便增删设备
总线连接（便于增删设备

编址方式👉统一/不统一编址
选址方式👉设备选择电路👉比较 相同则选中
传送方式👉并行/串行
联络方式👉立即响应/异步工作采用应当信号
控制传送方式👉程序查询 踏步等待
程序中断 cpu请求👉断点
DMA 主存IO直接相连

DMA Direct Memory Access

系统组成👉软件（IO指令 通道指令
硬件（设备 接口

• 数与码
  小数点👉多一杠
  小数点在符号位后面👉小数
  小数点在数值位后面👉整数

原码⚠️
1，1101👉-1101的原码
1.1101👉-0.1101的原码
x=0的原码👉设x=+0.0000…
四个结果 0/1，0000 0/1.0000
减法结果不对 零有正负

补码⚠️
正数的补码不变
负数补码即符号位不变 各位取反后 最低位+1
消除负零 多保存一个最低位数

反码⚠️
正数的反码不变
负数的反码即符号位不变 各位取反
解决减法问题

移码⚠️
与补码 符号位取反

浮点数⚠️

规格化👉尾数右移一位 阶码+1 右规

机器零

IEEE 754⚠️
单精度32
双精度64

• 计算
  🐸移位
  🐸补码加减法
  🐸溢出判断👉一位/两位符号位
  🐸乘法⚠️加和移位实现
  🐸除法👉恢复余数法 加减交替法
  🐸原码一位乘运算⚠️
  🐸原码一位除运算👉绝对值相除
  🐸浮点加减法👇
  1⃣️对阶 对齐小数点
  2⃣️尾数求和
  3⃣️规格化
  4⃣️舍入
  5⃣️溢出判断

• 指令
  操作码OP+地址码A

操作码长度
固定\可变长度\扩展操作码技术
👇
操作码的位数随地址数减少而增加

地址码分类👉四/三/二/单地址

四种操作数👉地址 数字 字符 逻辑数

操作类型👉数据传送 算术逻辑操作
移位操作 转移操作jump 输入输出

存储数据👉字节编址👇
1⃣️任意位置开始存储 不浪费资源 开销大
2⃣️从存储字的起始位置开始访问 简单 浪费
3⃣️边界对准法 两者结合

• 寻址方式 重点
  指令寻址👉顺序\跳跃
  数据寻址👉立即数寻址\直接寻址\间接寻址
  \基址寻址\寄存器寻址\～间接寻址
  \隐含寻址\变址寻址\相对寻址\堆栈编址

指令格式👇
RR RM MM

RISC CISC

• CPU结构 重点
  CPU = 控制器 + 运算器👇
  指令控制 操作控制 时间控制 处理中断
  算术运算 逻辑运算

Central Processing Unit
Control Unit
Arithmatic Logic Unit
Instruction Register
Program Counter

结构框图

• 寄存器分类
  1⃣️用户可见寄存器
  通用寄存器 存放操作数👉可作专用寄存器
  数据寄存器 存放操作数👉各种类型
  地址寄存器 存地址
  条件码寄存器 存条件码👉跳转
  2⃣️控制与状态寄存器
  控制寄存器 控制CPU操作
  👉MAR MDR IR 用户不可见
  👉PC 用户可见
  状态寄存器 存条件码
  PSW寄存器 存放程序状态字

• CU
  CU👉产生全部指令的微操作命令序列

结构IR ID OC
Instruction Decoder
Operation Controller

两个类型👇
组合逻辑设计 RISC 硬连线逻辑
微程序设计 存储逻辑

微操作命令 四个周期👇
取指 间址 执行 中断

多级时序系统

四个方式👇
同步控制方式
异步控制方式
联合控制方式
人工控制方式

组合逻辑设计步骤👇
1⃣️列出微操作命令的操作时间表
2⃣️写出～的最简逻辑表达式
3⃣️画出～的逻辑图

• 中断系统
  引发因素👉人为 程序事故 故障 IO 外部事件

五个阶段👇
请求 判优 响应 服务 返回

中断请求标记👇
INTR 触发器 提出中断请求 分散/集中分布

中断判优逻辑⚠️重点
1⃣️硬件实现👉排队器 分散/集中分布
2⃣️软件实现👉程序查询 依次降序判断

寻找中断程序入口地址👇
硬件向量法 软件查询法

中断响应👇
1⃣️响应条件 允许触发器EINT=1
2⃣️响应时间 指令执行结束 CPU发查询信号
3⃣️中断隐指令 保护断点 寻找地址 关中断

保护现场👉断点 硬件完成
寄存器 软件完成
恢复现场👉软件完成

多重中断👉屏蔽技术

多重中断服务程序👇
保护现场 开中断 设备服务 恢复现场 中断返回

• 指令周期
  一般的 T=取指周期+执行周期

每条指令周期不同

具有间接寻址的指令周期👇
T=取指周期+间址周期+执行周期

带有中断周期的指令周期👇
T=取指+间址+执行+中断

四种CPU访存👇
取指令 取地址 存取操作数/结果 存断点
四个周期一一对应

• 指令数据流 重点 四个阶段

PC👉MAR👉ABUS👉M 取指令
CU👉CBUS👉M 读信号
M👉DBUS👉MDR👉IR 传指令
CU👉PC+1 为下一条指令做准备

MDR👉MAR👉ABUS👉M 取操作数地址
CU👉CBUS👉M 读信号
M👉DBUS👉MDR 存操作数地址

CU👉MAR👉DBUS👉M 传断点地址
CU👉CBUS👉M 写信号
PC👉MDR👉DBUS👉M 保存断点地址
CU👉PC 中断服务入口地址传入

• 指令流水线 重点
  影响流水效率的因素
  执行时间>取指时间👉设缓冲区可解决
  条件转移指令👉时间损失👉分支预测解决

影响性能因素
结构相关👉资源冲突👉等待 指令预取
数据相关👉RAW WAR WAW👉旁路技术
控制相关👉由转移指令引起

性能👇
实际吞吐率=n个结果(最后一个方块数)/流水T
最大吞吐率=1/T
加速度S=非流水T/流水T
效率E=涂色方块 / 所有方块
n个任务时间/m个段总时间
加速比/最大加速比

流水线多发技术👇
超标量技术 超流水线技术 超长指令字技术

流水线结构👇
1⃣️指令流水线
取指 译码 算地址 取操作数 执行 写回
2⃣️运算流水线
对阶 尾数加 规格化

⚠️每一段间都要加锁存器

• 周期计算
  主频的倒数👉时钟周期
  时钟周期n = 机器周期
  机器周期m = 平均指令周期
  平均指令执行速度 = 1/平均指令周期

• DMA
  与主存交换数据 三个方法👇
  停止CPU访问主存
  周期挪用
  交替访问

DMA接口 五个功能👇
申请传送
处理移交
控制数据传送
修正地址
发出完成信号