计算机组成原理 确定片选逻辑,计算机组成原理第4节习题指导

《计算机组成原理第4节习题指导》由会员分享，可在线阅读，更多相关《计算机组成原理第4节习题指导(12页珍藏版)》请在技术文库上搜索。

1、计算机组成原理第 4 章习题 1第 4 章 存储器 例例 4.1 设 CPU 有 16 根地址线， 8 根数据线， 并用MREQ作访存控制信号 (低电平有效) ， 用WR作读/写控制信号(高电平为读，低电平为写) 。现有下列存储芯片：1K4 位 RAM；4K8 位RAM；8K8 位 RAM；2K8 位 ROM；4K8 位 ROM；8K8 位 ROM 及 74LS138 译码器和各种门电路，如图 4.1 所示。画出 CPU 与存储器的连接图，要求 Y0 Y7为变量输出端Y7G1G2AG2BCBAY6Y074138译码器G1、G2A、 G2B,为控制端C、B、A 为变量输入端1&图 4.1 译码器。

2、和门电路 主存地址空间分配： 6000H67FFH 为系统程序区； 6800H6BFFH 为用户程序区。 合理选用上述存储芯片，说明各选几片？ 详细画出存储芯片的片选逻辑图。 解： 第一步，先将 16 进制地址范围写成二进制地址码，并确定其总容量。 1111111111010110000000000001011011111111111001100000000000000110AAAAAAAAAAAAAAAA0123456789101112131415?第二步，根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。 根据 6000H67FFH 为系统程序区的范围， 应选 1 片 2K8。

3、 位的 ROM， 若选 4K8 位或 8K8 位的 ROM，都超出了 2K8 位的系统程序区范围。 用户程序区 1K8 位 系统程序区2K8 位 计算机组成原理第 4 章习题 2根据 6800H6BFFH 为用户程序区的范围，选 2 片 1K4 位的 RAM 芯片正好满足 1K8位的用户程序区要求。 第三步，分配 CPU 的地址线。 将 CPU 的低 11 位地址 A10A0与 2K8 位的 ROM 地址线相连； 将 CPU 的低 10 位地址 A9A0与 2 片 1K4 位的 RAM 地址线相连。剩下的高位地址与访存控制信号MREQ共同产生存储芯片的片选信号。 第四步，片选信号的形成。 由图。

4、 4.36 给出的 74138 译码器输入逻辑关系可知，必须保证控制端 G1为高，A2G与B2G为低，才能使译码器正常工作。根据第一步写出的存储器地址范围得出，A15始终为低，A14始终为高，它们正好可分别与译码器的A2G(低)和 G1(高)对应。而访存控制信号MREQ(低电平有效)又正好可与B2G(低)对应。剩下的 A13、A12、A11可分别接到译码器的 C、B、A 输入端。其输出4Y有效时，选中 1 片 ROM；5Y与 A10同时有效均为低电平时，与门输出选 2 片 RAM，如图 4.2 所示。图中 ROM 芯片的PD/progr 端接地，以确保在读出时低电平有效。RAM 芯片的读/写控。

5、制端与 CPU 的读/写命令端RW相连。 ROM 的 8 根数据线直接与 CPU 的 8 根数据线相连， 2片 RAM 的数据线分别与 CPU 数据总线的高 4 位和低 4 位相连。 G1G2AG2B C B AY5Y42K 8位 ROMD7D01K 4 位 RAMD7D41K 4 位 RAMD3D0A10A0A9A0A9A0&D3A14 A15A12A11D7D4D0WRMREQA13A10 A9A0PD/progr图 4.2 例 4.1 CPU 与存储芯片的连接图 计算机组成原理第 4 章习题 3例例 4.2 CPU 及其它芯片假设同上题，画出 CPU 与存储器的连接图。要求主存的地址空间。

6、满足下述条件：最小 8K 地址为系统程序区，与其相邻的 16K 地址为用户程序区，最大 4K 地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。 解： 第一步，根据题目的地址范围写出相应的二进制地址码。 111111111111111100000000000011111111111111111010000000000