计算机组成原理 第三章 存储系统

本章总览

一个字节为8位二进制位
位，字节，字是计算机数据存储的单位，位是最小的存储单位，为一个位存储一个1位的二进制码，一个字节由八位组成，字通常为16，32，或64个位组成
位 ：bit
字节：Byte
字：word
即1B=8b。
1秒=1000毫秒(ms), 1毫秒=1／1000秒(s)；
1秒=1000000 微秒(μs), 1微秒=1／1000000秒(s)；
1秒=1000000000 纳秒(ns),1纳秒=1／1000000000秒(s)；
1秒=1000000000000皮秒 1皮秒==1/1000000000000秒。
1k=10^3,1M=106
1k=2^10,1M=220

主存储器的基本模型

一行存储元就是一个存储单元

这样的模型是有限制的，一次只能使一行控制信息有效

片选线就是整个芯片的开关，比如有什么低电平有效，高电平有效

n个地址线就是n为地址，地址线数对应MAR 位数，同理数据线数对应MDR位数，存储字长是存储单元每一行具有的存储元的个数

寻址

半导体存储器RAM易失性存储器

刷新
1s=1000ms
1ms=1000us 微妙
1us=1000ns 纳秒

读过程中，地址信后因为不同地址线传送快慢不一样所以要等到地址有效后即全部信号全部到达后才开始向存储矩阵取数据，读完之后，需要等一段时间才能完成下一次操作


本节小结

半导体存储器ROM

ROM 只读存储器

存储器的基本概念

主存与CPU的连接

cs是片选线 这里可以直接给一个有效信号1 ，这里是高电平有效？
we是读写控制线

如图第一片存储芯片开始工作，不能同时工作

字母上面带横线代表低电平有效，或者是圆圈代表低电平有效

利用译码器控制芯片工作





主存与cpu的例题

双口RAM和多模块存储器

由于CPU和主存的速度相差大，CPU比主存要快 所以我们这一节提升主存效率
存取周期

与周期相对应的概念是频率是周期的倒数单位是1，周期单位是s
可以看出，图中恢复时间是没有被利用的，为了提高效率我们可以采用双端口的设计

采用多模块存储器

显然右边这一种存储效率更高

高速缓冲存储器 局部性原理

Cache 地址映射

课外

这种情况下 两个芯片不会同时工作，因为这种是字扩展，扩展的是容量，而不是一次传输的数据位数（及是数据线够用位数够大）所以要用门电路进行片选。

用八片芯片，两片一组。

CPU 部分地址线

数据线

A11~A13 用来做片选 ，A10只用来做RAM的片选信号

A14 和 A15的值必须固定 ，他们分别连接到38译码器的开关器 1 和 2A，这个 38 译码器一共有三个开关，必须当 1 为 1， 2A和2B为0的时候才能输入和输出，而访存控制信号MREQ（低电平有效）又可以正好可以与 2B对应

ROM为只读存储器所以不连WR，ROM的 PD/Progr端接地，以确保在读出时低电平有效？
CPU低地址线与芯片相连，高地址线来通过直接或间接的方式控制片选信号

最大4k 是 60k ~64k-1 , 因为最大的是 十六根地址线 及是2的16次方