quartus 修改 时钟_quartus利用PLL IP核建立多个时钟输出

本文介绍了如何在Quartus中使用PLL IP核配置生成5个不同频率的时钟输出,包括1MHz, 5MHz, 10MHz, 25MHz和50MHz。步骤涉及工程新建、PLL核的选择与配置、时钟参数设定以及最终的编译和引脚分配。" 120598194,10491225,吴恩达机器学习:线性代数基础与应用,"['机器学习', '线性代数', '算法']
摘要由CSDN通过智能技术生成

quartus利用PLL IP核建立多个时钟输出

zhangjinren0218@163.com

利用PLL IP核配置输出5路时钟。FPGA的板子使用外部50MHZ的晶振作为系统时钟。该PLL的输入输出接口如表1所示:

信号名

方向

描述

Inclk0

input

PLL输入时钟

areset

Input

PLL复位信号,低电平复位

Locked

output

该信号指示PLL锁定以后稳定输出,高有效

C0

Output

PLL输出1MHZ

C1

Output

PLL输出5MHZ

C2

Output

PLL输出10MHZ

C3

Output

PLL输出25MHZ

C4

output

PLL输出50MHZ

其主要步骤如下所示

1. 新建一个工程,其工程名字为PLL

2. 建立原理图如下所示

3. 在原理图空白处双击鼠标。

4. 双击之后会弹出如下对话框,并选择MegaWizard plug-IN Manager。

5.调用PLL的IP核&#x

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值