quartus利用PLL IP核建立多个时钟输出
zhangjinren0218@163.com
利用PLL IP核配置输出5路时钟。FPGA的板子使用外部50MHZ的晶振作为系统时钟。该PLL的输入输出接口如表1所示:
信号名
方向
描述
Inclk0
input
PLL输入时钟
areset
Input
PLL复位信号,低电平复位
Locked
output
该信号指示PLL锁定以后稳定输出,高有效
C0
Output
PLL输出1MHZ
C1
Output
PLL输出5MHZ
C2
Output
PLL输出10MHZ
C3
Output
PLL输出25MHZ
C4
output
PLL输出50MHZ
其主要步骤如下所示
1. 新建一个工程,其工程名字为PLL
2. 建立原理图如下所示
3. 在原理图空白处双击鼠标。
4. 双击之后会弹出如下对话框,并选择MegaWizard plug-IN Manager。
5.调用PLL的IP核&#x