一个按键控制数码管的开和关_按键控制数码管

该实验旨在通过FPGA实现按键控制的数码管计数器,利用Quartus II进行设计和仿真。实验中,计数器采用IP核并配置了异步清零、使能、上下计数信号,连接4-8译码器以驱动数码管。计数器的输出通过译码器转换为LED数码管的显示,支持十六进制递增/递减计数,并可通过按键进行复位操作。
摘要由CSDN通过智能技术生成

按键控制数码管

1.

实验目标

拓展

FPGA

的应用,加强对

FPGA

设计原理的认识,提高

Quartus II

使用能力。

熟悉元件参数设置,学会仿真和下载到开发板调试,培养差错和排错的能力。

2.

实验方案

调出计数器

IP

核,配置参数:

1

,异步清零信号;

2

,使能控制信号;

3

,上计

下计控制信号;

4

,四位输出结果。其中异步清零信号接

key0

,时钟信号接

key1

使能信号接

SW0

上计下计信号接

SW1

4-8

译码器连接计数四位输出和

LED

数码管,

使计数器具有递增

/

递减计数和复位的功能,

实现十六进制计数,

并通过数码管显示。

3.

实验步骤

3-1.

先新建工程,设置好相应的项目名,保存在英文路径之下,然后选择芯片

cycloneII EP2C35F672C6

3-2.

新建顶层图,然后保存在新建工程的文件夹里,文件名应与项目名保持一致。

3-3.

双击顶层图空白处,选择相应的元件添加,其中计数器

IP

核参数设置为输入

端有异步清零信号;

使能控制信号;

上计下计控制信号;

输出端有四位结果输

出。

3-4.

设置总线,使计数器的输出端接到译码器的

4

个输入端

3-5.

用线将元件引脚连接起来,完成原理图(图

1

)

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值