74ls90设计十进制计数器电路图_数字电子钟逻辑电路设计

1、 前言

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。

2.设计任务和要求

用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：

1．由晶振电路产生1Hz 标准秒信号。

2．秒、分为00—59六十进制计数器。

3．时为00—23二十四进制计数器。

4．周显示从1—日为七进制计数器。

5．可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。

6．整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz)，整点时 再鸣叫一次高音(1000Hz)。

3、实验器件选择

本次实验中需使用到的元器