cadence 常见pcb电阻_从capture到allegro的pcb最简单教程

从capture到allegro的pcb最简单教程

工具是cadence16.3

candence-》release16.3-》design-》orcad capture打开工具软件

file-》new-》project，选择schematic，设置输出目录和工程文件名(比如project.dsn)

进入到原理图编辑界面，图纸的大小和title block样式，颜色等缺省值在option下设置

place-》part打开原理图器件库及元件选择界面，库文件在cadence-》spb_16.3-》tools-》capture-》library目录下

connect.olb是接插头元件，

一般常用的电阻电容等器件在iec目录下的device.olb里面，

在part list窗口选择器件，part窗口右上的带加号的图标放置元件

放置一个电容，一个电阻在原理图里面。

place-》wire，连接元件连线。

下面是确定封装(pcb footprint)属性

在电阻上面左键选中，右键选择edit properties，可以修改各种属性(比如10K，100nF)，其中最重要的当属pcb footprint，当前是空。

在cadence-》spb_16.3目录下搜索*.dra

使用pcb edit软件查看封装形态，目录cadence-》spb_16.3-》share-》pcb-》pcb_lib-》symbol下

一个封装一个dra文档，比如cap300.dra，res400.dra

在capture中把电容的封装设置为cap300，电阻设置为res400。

选择project.dsn，tools-》design rule check

tools-》create netlist，会报错误，打开工程allegro目录下的netlist.log文件，是因为电阻电容没有确定管脚的number。

capture打开device.olb文件(file-》open-》library)，编辑C,R元件，number加上1，2

项目管理窗口(project.opj)选择project.dsn里面的design cache里面的R,C，右键update cache。

原理图page里面的器件相应的变成管脚带1，2标号的状态，再生成netlist，done。

pcb edit生成board外形

打开pcb edit，new，选择board(wizard)

导入外形，都是no，不导入

参数(parameters)，单位mil，图纸A，图纸中心原点(这些随意)

栅格50，板层2，(因为过于简单无所谓)

最小线宽，最小间距等设置为10，via类型选择via就行了，以后用多了就熟悉了。

板子尺寸定义的大一些4000×3000

切角50，keepout距离板边50，器件距离keepout50，finish

file-》import-》logic，选择design entry cis(capture)，确定目录，import cadence

Starting Cadence Logic Import...

netrev completed successfully, use Viewlog to review the log file.

Opening existing drawing...

netrev completed successfully, use Viewlog to review the log file.

成功了，看不到元件，是吧？

place-》manully，勾选C1,鼠标移到图纸上，点击一下放置，把R1也放上，ok，关闭窗口。

连线，简单点，routr-》pcb router-》route automatic-》route，等一下，这也要等！

完了，画完了。

shape-》polygon，随便画个形状就是了。

display-&gtstatus-&gtupdate DRC,在command栏里面看看有没有错误。

gerber输出

manufacture-&gtartwork,

general paramet