基于FPGA的16阶FIR数字滤波器的设计作者:王香张莉莉
来源:《电子世界》2013年第16期
【摘要】本文是利用Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL 代码的一种FPGA设计方法来实现一个16阶FIR数字低通滤波器,设计出的滤波器用于线性调制的相干解调中。通过对设计的电路进行验证和仿真,结果表明电路工作正确可靠,能满足设计要求。
【关键词】FPGA;DSP Builder;FIR数字低通滤波器;相干解调
1.引言
信号的数字滤波在图像处理、语音识别、模式识别等数字信号处理中都占有要的地位。与模拟滤波器相比,数字滤波器可以满足滤波器幅度和相位特性的严格要求,可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。根据数字滤波器冲激响应函数的时域特性,可将数字滤波器分为无限长冲激响应(IIR)滤波和有限长冲激响应(FIR)滤波器两种。由于FIR系统只有零点、系统稳定,便于实FFT算法、运算速度快、线性相位的特性和设计更为灵活等突出优点而在工程实际中得广泛应用。
在复杂运算中,FPGA的处理速度表现了很好的优势,而且FPGA开发周期短且编程灵活,易于反复擦写,算法实现不受DSP之类固件性能的限制。
本文研究了基于FPGA的16阶数字低通滤波器硬件电路的实现方法。设计出的16阶FIR 数字低通滤波器用于线性调制中的相干解调(也叫同步解调)来实现对原始信号的恢复。
2.本设计利用的基本原理及设计指标的选择
2.1 相干解调的基本原理
在线性调制中,设调制信号m(t)=sinω1t,载波为cosωct,则已调信号:
Sm(t)=m(t)cosωct
将已调信号乘上一个同频同相的载波,得:
χ(t)=Sm(t)cosωct=m(t)(cosωct)2 =0.5m(t)+0.5m(t)cos2ωct
由上式可知,用一个低通滤波器可以将第一项与第二项分离,从而恢复出原始的调制信号,这种方法称为同步解调或相干解调。