hdl四位二进制计数器_Verilog HDL 4位计数器问题

Modelsim6.2b编译没有问题,但是在仿真的时候输出的counter_out1的值始终是"x",那位大虾能帮我看看是什么问题?modulecounter_4_bit(clk,counter_out);inputclk;output[3:0]counter_o...

Modelsim 6.2b编译没有问题,但是在仿真的时候输出的counter_out1的值始终是"x",那位大虾能帮我看看是什么问题?

module counter_4_bit(clk, counter_out);

input clk;

output[3:0] counter_out;

reg [3:0] counter_out;

always @(posedge clk)

begin

if(counter_out == 4'b1111)

counter_out = 4'b0000;

else

counter_out = counter_out + 4'b0001;

end

endmodule

module test_for_counter;

reg clk1;

wire [3:0] counter_out1 ;

counter_4_bit counter(clk1, counter_out1);

initial

begin

clk1 = 0;

#10 clk1 = 1;

#10 clk1 = 0;

#10 clk1 = 1;

#10 clk1 = 0;

#10 clk1 = 1;

#10 clk1 = 0;

#10 clk1 = 1;

#10 clk1 = 0;

#10 clk1 = 1;

#10 $finish;

end

initial

$monitor($time, " clk1=%d, counter_out1=%d", clk1, counter_out1);

endmodule

展开

  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值