soc 设计soc设计 uml实务手册_采用 USB4 技术升级 SoC 设计

Synopsys 技术营销经理 Morten Christensen

简介

USB4™ 是 USB 开发者论坛 (USB-IF) 制定的一种新的连接标准。USB4 支持多种高速接口协议,包括 USB4、DisplayPort、PCI Express 和 Thunderbolt 3,可通过单根 USB Type-C 电缆高效地传输数据并同时传递数据、电源和高分辨率视频。USB4 实现高达 40Gbps 的速度,是之前的 USB 3.2 Gen 2x2 标准的两倍。本文简要概述了复杂的 USB4 新标准,包括电缆和连接器,以及片上系统 (SoC) 构建块。如需了解该标准的更多详细信息,请下载 Synopsys 白皮书,USB4:用户的期望或 USB-IF 制定的 USB4 规范促使设计变得日益复杂,。

USB4 电缆和连接器

USB4 可以使用与 USB 3.2 相同的无源 Type-C 到 Type-C 电缆,但是电缆长度可能不同。USB 3.2 支持在最长 2 米的电缆上保持 5 Gbps 的超高速,同样的电缆支持 USB4 达到 20 Gbps 的速度。USB 3.2 支持在最长 1 米的电缆上保持 10 Gbps 和 20 Gbps 的超高速,同样的电缆也支持 USB4 达到 20 Gbps 的速度。将电缆长度减少到 0.8 米,可以支持 USB4 40 Gbps 的速度。因此,我们预计 USB 3.2 的 1 米电缆将被淘汰,取而代之的是使用新的 USB4 标志的 0.8 米电缆。除 DisplayPort 切换模式外,这些 0.8 米的电缆还适用于 USB 3.2 和 USB4。

USB4 40 Gbps 的电缆长度大于 0.8 米,USB4 20 Gbps 的电缆长度大于 2 米时,需要使用有源电缆。有源电缆的设计很复杂。USB4 营销指南包含新的端口和电缆图标,表明支持 USB4。

USB4 主机、集线器、扩展坞和设备

USB4 规范描述了不同 USB4 产品类型的特性和功能。图 1 显示了 USB4 双总线系统架构,其中 USB 2.0(用于向后兼容)与 USB4 分开布线。USB 主机“下游端口”连接到 USB4 集线器、USB 扩展坞(图 1 中未显示)和 USB4 设备“上游端口”。其他 USB4 集线器、USB4 扩展坞和/或 USB4 设备的连接就像 USB 2.0 和 USB 3.2 规范中已知的标准 USB 拓扑和设备树一样。

579f615879f20fde7928f82cc0734817.png

图 1:连接 USB4 主机、集线器和设备(来源:USB4 规范 图 2-1)

USB4 构建块

USB4 主机、集线器、扩展坞和设备的描述表明,设计 USB4 产品需要许多不同的构建块。Synopsys 提供设计 USB4 产品所需的各种 DesignWare® IP。

支持通道多路复用的 USB4 PHY

DesignWare USB4 PHY IP 可在 USB4 主机、USB4 集线器下游端口 (DFP)、USB4 扩展坞 DFP 和某些 USB4 设备应用的高级工艺节点中使用。新思科技 USB4 PHY 可以通过定制 Type-C 辅助 (TCA) 数字cross-bar切换功能,以实现主机应用的通道多路复用,如图 2 所示。数字交叉开关确保最佳的信号质量,这对于保证 10 Gbps 和 20 Gbps 的数据速率至关重要。Synopsys 还在为某些 USB4 设备应用提供合适的低成本工艺节点的 USB4 PHY。USB4 主机、集线器和扩展坞上用于 DFP 的 USB4 PHY 必须以多种模式运行:USB4、Thunderbolt3、USB 3.x 和 DisplayPort TX 切换模式,如图 2 所示。

295073724f60e1cbc94e02bcdd772ff0.png

图 2:复杂的 USB4、USB 3.x 和 DisplayPort (DP) 切换模式在 Type-C 连接器上的使用

支持在 USB4 PHY 中使用 DisplayPort 2.0

DisplayPort 2.0 流量不会通过 USB4 或 Thunderbolt 进行隧道传输,因为 USB4 规范仅定义了 DisplayPort 1.4a 隧道传输。Synopsys USB4 PHY 支持 DisplayPort 1.4 TX 切换模式,可以根据新发布的 DisplayPort 2.0 切换模式规范进行定制以支持 DisplayPort 2.0 TX。当通过定制支持 DisplayPort 2.0 TX 后,Synopsys 的 USB4 PHY 支持 UHBR10、UHBR13.5 和 UHBR20 数据速率。UHBR20 的四个通道可提供 80 Gbps 的原始数据速率,能够支持 8K 或甚至 16k 显示器和电视、高刷新率游戏、高级 AR/VR 和其他高级显示应用。

用于 AI 加速的 USB4 设备路由器

Synopsys 提供 DesignWare® USB4 设备路由器 IP,该 IP 最初面向的是边缘和大容量存储应用的人工智能(AI)加速器。每个 AI 加速器如何与关联的本地计算和存储器一起运行,取决于具体实际情况,但是图 3 展示了一个可能的示例。在 USB4 模式下,这个 AI 加速器使用 USB4 连接到带有隧道 PCIe 的 PCIe 4.0 嵌入式端点。这种模式使 AI 加速器可以利用连接到主机系统存储器的低延迟直接存储器访问 (DMA) 连接。在 USB 3.x 模式下,该 AI 加速器使用旧版 USB 流(同步)或大量流量连接到 USB 主机。图 3 还显示了支持 PCIe 4.0 的定制 USB4 PHY。集成定制的 USB4 PHY 时,可以将 AI 加速器安装在嵌入式主机中的 PCB 上,或安装在 PCIe 扩展卡上。

a873c05d8effb09a1a335d93b748570b.png

图 3:用于边缘和大容量存储的 AI 加速器使用 USB4 路由器 IP 支持新功能

使用额外的 USB4 构建块完成 SoC 设计

除了 DesignWare USB4 PHY IP 和 USB4 设备路由器外,Synopsys 还提供 xHCI 增强型超高速控制器 IP,可用于 USB4 主机、USB4 集线器和 USB4 扩展坞产品。此外,Synopsys 还提供用于 USB4 扩展坞和 USB4 设备产品的 USB 2.0 和 USB 3.2 设备控制器 IP,以及用于 USB4 扩展坞和 USB4 设备产品中的旧版 USB 端口的 USB 2.0 和 USB 3.2 PHY IP。对于显示应用,Synopsys通过使用Synopsys HDCP 2.3嵌入式安全模块提供支持高清内容保护(HDCP)的DisplayPort 1.4 TX(源)控制器IP 。这种 IP 组合可用于 USB4 主机、USB4 扩展坞和 USB4 设备产品。

Synopsys 还提供 DesignWare USB/DisplayPort 1.4 PHY IP,可与 USB4 扩展坞和 USB4 设备产品使用的旧版 DisplayPort 连接器一起使用。设计人员如果想要推出与众不同的 USB4 扩展坞设计,可以将 Synopsys HDMI 控制器和 PHY IP 与适合旧版 HDMI 端口的 HDCP 2.3 ESM 安全 IP 一起集成到 USB4 扩展坞或 USB4 设备上。Synopsys DesignWare 用于 USB4 主机的 PCIe 控制器(PCIe 根复合体)IP,用于 USB4 集线器、USB4 扩展坞和复杂 USB4 设备的 PCIe 交换机,以及 PCIe 设备控制器(PCIe 嵌入式端点),均可用于 USB4 扩展坞和 USB4 设备产品。

总结

用户的期望促使 USB4 变得日益复杂,消费者希望 USB4 产品能够同时支持 USB、Thunderbolt 和 DisplayPort 操作模式以及现有产品。根据现有规范精心设计的 USB4 产品也会支持未来的产品。只有未来才能确定 2019 年发布的 USB4 规范是不是最终的 USB 规范、是否会出现 USB4 发展放缓,和/或设计人员将来是否必须面对 USB5。无论如何,满足用户“USB 正好合适的”的期望的 USB4 产品设计将会令 USB4 取得成功。

作为 USB 技术和标准的主要贡献者,Synopsys 的员工为几乎所有已发布的 USB 标准提出了意见。Synopsys 是世界上最受欢迎和使用最广泛的 USB IP 供应商,产品符合从 USB 1.1 到 USB4 的所有 USB 标准。敬请联系 Synopsys,详细了解我们如何帮助您的下一个设计支持最新 USB4 规范,或启动需要具有 HDCP IP 支持功能的 PCIe、USB 和/或 DisplayPort 的项目。

fcf2bd89adc3bffae0b4fe38e0f9ae7e.png
本书讲解UML在芯片设计上的应用,主要内容包括:SystemC程序的基本组成、用活动图呈现进程设计、用StarUML绘制活动图、用组合结构图呈现结构设计、用StarUML绘制组合结构图、用通信图呈现通信设计、用StarUML绘制通信图、用类图呈现模块设计、用StarUML绘制类图、用用例组织相关图文、用StarUML绘制用例图等。本书通过一个录音芯片的仿真实例,从最简单的芯片设计,到更复杂的芯片组装设计,从UML图:NSystemC代码,一应俱全,解说详尽。本书适合作为初学UML—SystemC的入门书,也适合芯片设计工作者参考。 前言 第1章 新式的芯片设计方法 1.1 概述 1.2 SystemC简介 1.2.1 SystemC的官方网站 1.2.2 以C++为基础 1.2.3 软硬件整合设计 1.2.4 相对于其他硬件建模语言 1.3 UML简介 1.3.1 UML的发展 1.3.2 图形式的建模语言 1.3.3 UML方言 1.3.4 UML开发工具 1.4 迈向最新潮的MDA技术 1.4.1 MDA的主张 1.4.2 MDA的开发程序 1.4.3 MDA在芯片设计的应用 1.4.4 MDA在信息系统上的应用 1.5 本书重点内容 第2章 UML-SystemC绝妙搭配 2.1 UML—SystemC先睹为快 2.2 Memory芯片设计 2.3 组装可重用的设计 第3章 SystemC程序的基本组成 3.1 准备好相关环境 3.2 编译出systemc.1ib 3.3 新增并设置项目 3.4 编写HelloWorld程序 3.5 SystemC程序的基本组成 3.5.1 模块 3.5.2 进程 3.5.3 事件 3.5.4 通道 3.5.5 端口与接口 3.5.6 SC—main 第4章 用活动图呈现进程设计 4.1 活动图 4.2 进程 4.3 事件 4.4 通道 第5章 用StarUML绘制活动图 5.1 新增活动图 5.2 绘制Recorder模块活动图 5.3 绘制lnput子活动图 5.4 绘制Record子活动图 5.5 绘制PlayOnce子活动图 第6章 用组合结构图呈现结构设计 6.1 组合结构图 6.2 结构设计 6.3 端口与通道 6.4 进程 第7章 用StarUML绘制组合结构图 7.1 新增组合结构图 7.2 绘制lJMemory模块的组合结构图 7.3 绘制DAC模块的组合结构图 7.4 绘制Recorder模块的组合结构图 第8章 用通信图呈现通信设计 第9章 用StarUML绘制通信图 第10章 用类图呈现模块设计 第11章 用StarUML绘制类图 第12章 用用例组织相关图文 第13章 用StarUML绘制用例图 第14章 案例研究——语音备忘器
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值