电子产品设计emc风险评估_11.18EMC一点通||移动DVD ESD与辐射对策

点击关注，EMC学习技巧一点通！

移动DVD ESD与辐射对策

前言：EMI整改，从源头解决问题，即从辐射源与LAYOUT入手，这样才能节约整机的物料成本，并能高效

快速地解决问题。本篇重点围绕这两点说明。

整改前：ESD不合格(原因：在重要的端口少加了ESD器件)

辐射超标严重(时钟、晶振没有两侧隔离，时钟与屏信号回路参数匹配没有到位，地回路不完整) 

一、整机照片：

二、整机电路框图(信号部分)：

  主芯片:

三、LAYOUT部分对策。

1、SDRAM DATA线上串100R电阻，走线上信号线不打过孔，保证底层参考地的完整，信号线两边整体包地,避免串

扰到其他信号上。

2、SDRAM_CLK上串的RC滤波尽量靠近8202KD IC摆放,走线尽量短且单独包地。

3、为保证系统的稳定性和降低EMI干扰，SDRAM的BYPASS电容需要靠近IC PIN脚摆放。另外8202KD的3.3V供电不能

先经过SDRAM，再供给8202KD,建议修改接在主的3.3V电源网络上。

4、Flash CLK和DATA线上预留RC滤波器件，RC滤波器件尽量靠近IC摆放，走线上CLK和DATA尽量短，CLK走线建议单

独包地，DATA信号建议整体包地。

5如图高亮信号为伺服高频控制信号，建议RC滤波器件靠近IC摆放，滤波电容地就近打过孔到底层，走线全程包地

且底层有完整的地平面参考。

6、VOL_PWM的RC滤波器件靠近IC摆放，降低走线上的EMI干扰。

7、PANEL DATA上预留RC滤波器件，RC滤波器件尽量靠近8202KD IC摆放，走线底层保证有完整的地平面参考。

8、SD卡的CLK预留RC滤波线路，走线上CLK单独包地，数据信号整体包地。

9、晶振的CLKOUT上预留100R电阻，布局上晶振尽量靠近IC摆放，晶振的clk信号走线尽量短、单独包地、且底层有

完整的地平面参考，另外晶振的底部避免有其他信号穿过。

10、电源的PWM输出端建议预留RC，滤除PWM波上的过冲干扰，RC的具体参数需要咨询电源厂商给出。

11、为了保证机器的读碟性能和降低EMI干扰，光头的PUHRF信号需要单独包地，A、B、C、D、E、F信号整体包

地。

12、板子的端口上建议预留ESD器件和LC滤波器件，ESD器件靠近端口端摆放，LC器件靠近IC摆动，且走线上避开

干扰源。

四、整机部分其余对策

1、如下图红色框转接板先用醋酸胶布绝缘，再用导电布屏蔽；两边的软排线用导电布屏蔽。采用双面导

电导电布。

2，如下图所示，用导电布把软排线贴在屏上，导电布紧贴面板金属；蓝色箭头用醋酸胶布固定屏线和喇叭线。

3、如下图红色箭头软排线套磁环(XTK-K5B FS33.5*6.5*12-1.4),黄色箭头喇叭线套磁环(XTK-V18001，夹CORE)

绕一圈，其余走线如下图所示并用醋酸胶布固定。

4，如下图所示，按键线用醋酸胶布固定。

5、如下图，红色框屏CLK对地电容改为62PF，黄色框晶振CLK和存储CLK改为75欧电阻。

6、如下图红色框两个USB信号对地并36PF电容,如下红色箭头晶振壳体接地。

7、如下红色箭头所示，按键线固定在板边

二、整改前、后数据：

整改前数据

整改后数据(重新布板，由2层板改为四层板，调整好LAYOUT并加上其余整机对策后数据)：

——学习案例来源于深圳市芯通康科技有限公司(www.xtk-emc.com)

    芯通康简介：我们是自主品牌CoreTK，公司致力于电磁兼容整体解决方案，为客户提供全流程的EMC设计，整改，咨询及培训。我们有自己的工厂，在台湾有自己的设计团队，在深圳有资深的EMC技术团队，也有相关的测试平台和仪器设备。主营产品：器件，辅料，工艺。器件包括了ESD、TVS、共模、磁珠、EMI滤波器等；辅料包括了吸波材料、导电材料、绝缘材料；工艺包括了导电漆工艺，电镀等；全免费深度技术服务:静电(ESD)、浪涌、辐射、快速脉冲群(EFT)等EMC项目的设计/评审、测试/整改、技术咨询/培训、场地使用等等~  

芯通康的优势：

 质量：不单单经营器件，也不单单整改样品，而是对产品量产一致性与工艺可靠性整体解决；

 速度：最快响应客户产品电磁兼容集成的各种要求，最短时间内完成产品电磁兼容整体解决方案；

 品牌：拉高产品电磁兼容总体水平线，提高客户研发人员电磁兼容设计与工艺的执行力，最快速度赢得市场，树立强有力的品牌效应；

 时间：减少客户因为电磁兼容问题而导致项目整体研发周期，上市时间，让项目最早完成电磁兼容交付质量，腾出更多时间给市场与销售!

EMC的风险，成本：如果是EMC测试有问题，那就会涉及到产品整改，重新画板，重新测试等等，这无疑产生额外的资金和时间成本，比如推迟一个月，两个月，三个月，改版一次，两次等等，而我们做的就是给客户在EMC方面把关，提高产品EMC质量、提高研发团队的EMC知识，优化产品不必要的材料成本，提高工艺一致性！EMC节省的隐形时间与品牌影响：EMC设计的好坏直接决定产品认证测试是否能通过，证书能否拿到，产品是否能出口能上架，公司的品牌信赖等一系列市场问题……EMC设计从何做起？EMC是一个系统性的问题，它跟结构、软件、硬件都有关系，不过主要还是先从板子(PCBA)入手，板子设计的时候layout走线/铺地/板子布局/原理图/器件选型等都会决定EMC的好坏。

EMC温馨一点通

随着电磁环境日益加剧，电子、电气设备或系统产品在复杂的电磁环境使用中越容易出现电磁兼容问题(即EMC问题)。EMC是指电子、电气设备或系统在预期的电磁环境中，按照设计要求的正常工作的能力。它是电子、电气设备或系统的一种重要的技术性能，也是一项非常重要的质量指标。EMC测试是目前衡量电子、电气设备或系统的EMC性能优劣的首要依据，各种产品的EMC测试标准不但规定了各类电子产品的测试等级，而且还规定了测试方法和评价方式。因此EMC问题的分析须建立在相关产品标准规定EMC测试的基础上。在目前各行各业的企业研发中，如果在设计产品时不考虑EMC因素，仅寄希望于测试阶段解决(表现为通过整改来解决设计成型产品的EMC问题，这样大量的人力和物力都投入在后期的测试、验证、整改阶段)，那么即使产品整改成功，大多数情况下还是会由于整改涉及电路原理、PCB设计、结构模具的变更，导致研发费用大大增加，周期大大延长。只有在前期产品设计过程中考虑EMC因素和预测EMC问题，把EMC变成一种可控的设计技术，并行和同步于产品功能设计的过程，才能一次性把产品设计好。

欢迎关注《必学大课堂》： 这里可得到EMC学习干货、技巧、项目案例以及各类资讯等！掌握心得，减少EMC研发成本带来的困境。通常与EMC 相关的产品研发成本主要体现在3个方面： 1)因EMC测试不通过而导致修改设计带来的开发轮数增加，最终增加的开发成本，不但包括时间，还包括人力，物力； 2)对于EMC技术把握不准导致设计或增加无用的元器件成本； 3)反复测试而导致的测试费用。 欢迎扫描关注，收获更多技巧！