multisimbcd码_8421BCD码加法器报告1

8421BCD

码

加法器的报告



实验目的

1

、分析

8421BCD

加法器的基本电路结构

2

、检测

8421BCD

加法器的逻辑功能。



设计任务及要求

1

、利用两片

4

位二进制全加器

4008

和必要的门电路设计一个

8421BCD

码加法

器；

2

、

画出电路原理图

(

或仿真电路图

);

3

、

元器件及参数选择

;

4

、

电路仿真与调试

;

5

、

制作要求

自行装配和调试

,

并能发现问题和解决问题

.

6

、

编写设计报告

写出设计与制作的全过程



实验原理及原理图

实验原理

在

8421  BCD

码中，

1

位十进制数

0

—

9

可用四位二进制数

0000

—

1001

表示，

而

1010

—

1111

这

6

个数为无效数。多位数加法器可用来进行两个多位二进制数

的相加。当两个二进制数相加时，如果和数大于

1001

，就必须进行调整。调整

的基本方法是将和数加

0110

并产生一个进位数，

这样便可跳过

1010

—

1111

这

6

个无效数。如果和数不大于

1001

，则将和数加

0000

，这就不会产生进位数，等

于不调整。

加法器由半加器和全加器组成，它们是算术运算电路中的基本单元

，它们

还是完成

1

位二进制数相加的一种组合逻辑电路。

这种

8421BCD

码加法器就是应

用全加器及一些门电路组成的。

原理图