music波束形成matlab_雷达自适应波束形成：基于FPGA的QRD+WBS算法

雷达和无线电系统从模拟信号处理逐渐发展到数字信号处理，促进了波束形成技术的发展，并由此带来了波束形成技术的革新。高精度的波束数字化处理能力，可以彻底改变未来的商用和军用雷达系统设计。

自适应波束形成算法采用浮点算法进行信号处理，通过同时发射多个点波束各自进行实时目标跟踪，可以提高雷达性能。

改进的格拉姆-施密特(MGS)矩阵分解(QRD)和权值回代算法(WBS)是雷达DSP芯片的重要算法，可以使雷达在抑制旁瓣、噪声和干扰的同时自适应波束形成。这些算法需要非常高的每秒浮点运算次数(FLOPS)。

Xilinx公司的FPGA芯片的浮点运算能力，比商用GPU、DSP和多核CPU芯片要高几个数量级。

HLS是Xilinx公司的Vivado®设计套件的一个标准工具，支持本地C语言编码设计。自适应波束形成的核心是一种浮点矩阵求逆算法，这种算法目前可通过本地C/C++语言或Xilinx公司的Vivado HLS SystemC语言编码设计。

本文关注的是一个复浮点函数，可变大小的改进的格拉姆-施密特(MGS)矩阵分解(QRD)和权值回代算法(WBS)，复浮点函数大小为128x64。

一、引言

目前，大多数雷达都采用了某种类型的自适应数字波束形成技术。接收波束形成概念如图1所示。

图1 自适应数字波束形成

雷达设计占用的带宽越来越高，要求接收系统更加可靠地抑制以下几方面：一是噪声源干扰，二是目标以外的天线旁瓣，三是敌方干扰信号的干扰，四是新型雷达技术的宽带宽特性引起的“杂波”。

在定向控制每个天线阵列期间必须完成上述处理：分别处理、同时处理或者实时处理。在给定的时间范围内，通过单元级处理可以成功完成这些任务，即分别或同时对每个天线单元的接收信号进行数字化处理。

自适应数字波束形成是单元级处理的重要部分。本文重点介绍了自适应波束形成技术，以及如何采用Xilinx公司的FPGA芯片构建一种比传统雷达系统成本更低、结构更复杂、功耗更大、上市时间更短的波束捷变雷达系统。

利用本文叙述的技术和Xilinx公司的组件，通过计算复浮点函数的自适应权值，可以实现波束捷变雷达。这些权值基于前一个脉冲重复间隔(PRI)缓存的复杂接收信号样本子集。计算这些权值的挑战在于，需要进行复矩阵求逆，在接收下一个脉冲重复间隔数据之前解公式1。

需要一个确定的、低延迟的矩阵大小，该矩阵大小是雷达系统需求的函数。传统上，这种算法是由许多并行CPU芯片执行的，确保在下一个脉冲重复间隔之前完成浮点运算。

考虑到许多雷达/电子战系统的尺寸、重量和功率(SWaP)限制，CPU/GPU芯片不是完成这些运算的最佳选择。Xilinx公司的FPGA芯片采用的硬件较少，可以更有效地执行高并行的浮点算法。

Xilinx公司的FPGA芯片具有兼容性，雷达设计者可以通过兼容的I/O标准(例如JESD204B、SRIO、PCIe®等)处理大量的数据，然后实时计算FPGA芯片的自适应权值。需要求解的线性方程在如图1所示的QRD+WBS算法功能框图中，公式1的数学表达式为࿱