计算机组成原理课程设计报告 给出指令执行流程 add(二进制加法),计算机组成原理课程设计报告-.docx...

计算机组成原理课程设计报告-

计算机组成原理课程设计报告姓 名：班 级：学 号：指导老师：二〇一四年月日目 录第一章课程设计任务概述11.1课设目的11.2 课设任务1第二章题目解答22.1指令的执行流程22.1.1“异或”指令22.1.2 读取指令32.1.3 “JMP”指令42.2存储器42.3计算机运算器52.4硬件系统132.4.1输入设备132.4.2输出设备142.4.3存储器142.4.4运算器142.4.5控制器142.4.6采用门电路设计一个8位的全加器电路152.4.7 定点补码加减法装置逻辑框图152.5运算器的组成及设计.16第三章个人总结203.1主要结论203.2 对实训的认识20参考文献20第一章 课程设计任务概述1.1课设目的通过课程设计，掌握计算机硬件的基本工作原理，并能利用所学知识，完成课设内容。理解计算机基本构造以及微观操作。对指令在计算机内部的执行过程进行深入了解，掌握存储器中的地址变换等。1.2 课设任务参考给出的或者课本上的计算机的硬件(应有中断功能)组成，写出完成下面给定的指令格式的指令的执行流程；(1)累加器内容完成“异或”运算“异或” 指令的指令格式操作码 DR SR(2)把一个内存单元中的内容读到所选择的一个累加器中。操作码DR SR(3)以下五条机器指令为选做题目，给出指令执行流程(选做要求：(组号 mod 5)+1=红色题目编号)：IN(输入)、ADD(二进制加法)、STA(存数)、OUT(输出)、JMP(无条件转移)，其指令格式如下：助记符机器指令码说明①IN 0000 0000 “INPUT DEVICE”中的开关状态R0②ADD addr 0001 0000 ×××× R0+[addr] R0③STA addr 0010 0000 ×××× R0 [addr]④OUT addr 0011 0000 ×××× [addr] BUS⑤JMP addr 0100 0000 ××××addrPC注释：本小组为第四组，选做题目为5要求用128K×16位的SRAM芯片设计512K×16位的存储器，SRAM芯片有两个控制端：当 CS 有效时该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。用64K×16位的EPROM芯片组成128K×16位的只读存储器。试问：(1)数据寄存器多少位？(2)地址寄存器多少位？(3)共需多少片EPROM?画出此存储器组成框图。3设计计算机运算器(包括逻辑框图与指令系统，以及各指令的微程序流程图)(最少4条指令，指令转换成最少两条微指令)。4了解计算机的硬件系统。就计算机的运算器组成部分，说明对其认识。(1)采用门电路设计一个8位的全加器电路?(2)定点补码加减法装置逻辑框图5 运算器的组成及设计模型机综合实验。第二章 题目解答2.1指令的执行流程指令的执行流程过程可以分为四部分：读取指令、分析指令、按指令规定的内容执行指令、检查有无中断请求。　2.1.1“异或”指令1.“异或”指令的指令格式:操作码 DR SRDR:目标寄存器(累加器) SR：源寄存器 2. 该指令执行流程:1、取指周期：T1：PCAR ；将PC的内容传给ART2：ARDR ；由AR规定的存储单元的内容(当前指令)传送到DRT3: DR IR ；DR的内容传送到IRPC+1 PC ；PC内容加I形成下条指令地址，I为指令长度2、执行周期：T1：SR Y ；将SR中的数据传送到暂存器Y中T2：AC+Y Z ；AC(累加器)中数据与Y 中数据加载至ALU做加法，结果暂存于Z中T3:ZAC ；将暂存器Z的内容传送到AC中2.1.2 读取指令1. 把一个内存单元中的内容读到所选择的一个累加器中。操作码DR SRDR:目标寄存器(累加器) SR：源寄存器 2. 该指令执行流程:1、取值周期：T1：PC AR ；将PC的内容传给ART2：ARDR ；由AR规定的存储单元的内容(当前指令)传送到DRT3:DR IR ；DR的内容传送到IRPC+1 PC ；PC内容加I形成下条指令地址，I为指令长度2、执行周期：T1：ARM；将AR的内容通过地址总线传给M M DR ；将M内存单元的内容通过数据总线传给DR(缓冲寄存器)DRAC ；将DR中的数据传送到AC(累加器)中2.1.3 “JMP”指令1. “JMP”指令的指令格式:助记符机器指令码说明