8位数控分频器的设计_数控分频器设计实验报告

实验目的与要求

实验名称

:

数控分频器设计

实验目的

:

将

4

位计数器改成

8

位计数器形式

,

完成全部仿真测试和硬件测试内容

实验原理

给定计数模

N,

当计数到

N

时

,

对计数器发出一个清零信号

,

使其从头开始计数

,

以此循环往复

如果控制的是计数器的同步清零端

,

则为计数器的同步清零模式

.

如果控制的是异步清零端

,

则为计数器的异步清零模式

.

对于给定的模

M,

当计数满到溢出时

,

或限制其计数到某一数值

时

,

发出一个信号

,

控制计数器的加载预置端

,

使计数器加载

M,

如果控制的是计数器的同步加

载端

,

则为同步加载模式

,

如果控制的是计数器的异步加载端

,

则为异步加载计数模式

1

、

实验内容编辑和输入设计文件

新建文件夹——输入源程序——文件存盘

源程序

A

、

module FDIV0(CLK,PM,D,DOUT,RST);

input CLK;

input RST;

input[7:0]D;

output PM;

output [7:0] DOUT;

reg[7:0]Q1;

reg FULL;

(

*synthesis,keep*

)

wire LD;

always @(posedge CLK or negedge RST)

begin

if(!RST)

begin Q1<=0;

FULL<=0;

end

else if(LD)

begin Q1<=Q1+1;

FULL<=0;

end

end

assign LD=(Q1==8'B11111111);

assign PM=FULL;

assign DOUT=Q1;

endmodule