cmos超大规模集成电路设计 第四版_基于Synopsys的ASIC设计流程系列：什么是ASIC？...

//来自微信公众号 "数字芯片实验室"

1.0简介

集成电路由硅晶圆（wafer）制成的，每个晶圆可容纳数百个芯片（die）。

ASIC是专用集成电路（Application Specific Integrated Circuit），也就是说如果我们为特定应用设计集成电路，则称为ASIC。但是，存储器、微处理器等不称为ASIC。以下描述ASIC的类型：

1. Full-Custom ASIC（全定制）：对于这种类型的ASIC，设计的每个部分都是从头开始的。设计师没有使用预先做好门，并且手动完成芯片的布局。

2. Standard Cell ASIC（基于标准单元）：设计人员使用预先设计的逻辑单元，例如AND，NOR等。这些门称为标准单元。Standard Cell ASIC的优点是设计人员通过使用预先设计和测试的标准单元库，节省时间，金钱，同时也降低风险。每个标准单元是使用全定制的设计方法，可以单独优化。

在设计芯片时，需要考虑以下目标：

1.速度（Speed）

2.面积（Area）

3.功耗（Power）

4.上市时间（Time to Market）

要设计ASIC，需要对CMOS工艺有一个很好的理解。接下来将介绍CMOS工艺：

1.1 CMOS工艺

在目前的十年中，设计的芯片是由CMOS工艺制成的。CMOS是互补金属氧化物半导体（Complementary Metal Oxide Semiconductor）。它是由NMOS和PMOS组成的。 为了更好地理解CMOS，我们首先需要了解MOSFET晶体管。

1.2 MOS晶体管

MOSFET代表金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor field effect transistor）。 MOS晶体管是电压受控器件，是大规模集成电路设计中的基本单元。

下面是MOS晶体管的相关理论图示。

CMOS工艺由NMOS和CMOS晶体管组成，用来构成高密度复杂的大规模集成电路，用于信号处理。 CMOS工艺具有低功耗，高工作时钟频率以及易于实现等特性。在数字IC中，可以将MOSFET晶体管视为简单的开关。

示例：CMOS反相器只需要一个PMOS和一个NMOS晶体管。NMOS晶体管的输入为接地开关。输入逻辑为“1”时，导通，输出负载电容放电，输出驱动为逻辑“0”。 PMOS晶体管的输入为电源开关。输入逻辑为“0”时，导通，输出负载电容充电，输出驱动为逻辑“1”。

逻辑门的输出负载电容包括：本征电容和外部电容（走线、扇出）。

PMOS晶体管的电荷载流子是“空穴”，NMOS的电荷载流子是电子。 由于电子的迁移率是“空穴”的两倍，导致输出上升和下降时间不同。 为了使它们相同，PMOS的W / L约为NMOS晶体管的两倍。 这样，PMOS和NMOS才能有相同的“驱动强度”（drive strength）。 在标准单元库中，晶体管的长度“L”始终是恒定的。 宽度“W”值必须根据每个门的不同驱动强度更改。

1.3 CMOS集成电路的功耗

CMOS集成电路的功耗主要来源是：

1. 动态开关功耗：由于电路负载电容的充放电

->给定频率f，功耗为：负载电容* Vdd * Vdd * f

2.短路功耗

3.泄露功耗

1.4 CMOS传输门

PMOS和NMOS晶体管并联连接形成传输门。 传输门将输入值传输到输出端。

顺序元素

在CMOS中，存储逻辑值的元件（通过具有反馈回路）被称为时序器件。 时序器件的最简单示例是两个反相器背靠背连接。 有两种类型的基本时序器件，它们是：

1、锁存器（Latch）：当两个反相器背靠背连接，并且连接到一个具有控制输入的传输门输出时，形成锁存器。 当控制输入是逻辑“1”时，传输门导通，传递输入'D'给输出。 当控制输入是逻辑“0”时，传输门关闭，输出保持。

2、触发器（Flip-Flop）：触发器由两个串联的锁存器构成。第一个锁存器称为主锁存器（Master latch），第二个锁存器称为从锁存器（slave latch）。在这种情况下，传输门的输入称为时钟（clock）。反相时钟被送到从锁存器的传输门输入。

当时钟输入为高电平时，主锁存器的传输门导通，输入“D”被连接的2个反相。另外，由于时钟反相， 从锁存器的传输门是关闭的，输出Q保持先前的值。

当时钟输入为低电平时，触发器的从锁存器的传输门导通并且输出Q更新为主锁存器存储值。此时，输出Q与主锁存器输入的变化无关。

由于触发器中的主锁存器锁存的数据发生在时钟的上升沿，这种类型的触发器称为正边沿触发器。如果锁存发生在时钟的负边沿，则触发器被称为负边沿触发器。