计算机导论中逻辑与或非的公式,计算机导论 4.7—门电路与组合逻辑.ppt

计算机导论 4.7—门电路与组合逻辑.ppt

3?8线译码器74HC138 × × 1 × 0 1 0 0 0 1 0 0 × 0 × × × × × 1 C E3 E2 E1 输入 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 1 × × 1 0 0 0 0 1 1 0 1 1 × × 1 1 × × Y1 Y0 A B 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Y6 Y5 Y4 Y3 Y2 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 Y7 输出 1 1 0 1 1 1 输出禁能 无选通信号输出 输出使能 选通Y0通道 目 录 概 念 4.8.1 加法器 4.8.2 地址译码器 4.8.3 译码实验 译码实验 1 2 3 × × 1 × 0 1 0 0 0 1 0 0 × 0 × × × × × 1 C E3 E2 E1 输入 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 1 × × 1 0 0 0 0 1 1 0 1 1 × × 1 1 × × Y1 Y0 A B 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Y6 Y5 Y4 Y3 Y2 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 Y7 输出 1 1 0 1 1 1 全为高电平，禁止工作状态 只有一个为低电平 0，其余7个输出引脚全为高电平1 如果出现两个输出引脚同时为0的情况，则说明该芯片已经损坏。 译码实验 ? 关键知识点 译码器的特点 只有当“片选”输入端E1、E2、E3分别为0、0、1时，译码器处于工作状态，否则译码器被禁止，且所有的输出端被封锁在高电平。 假设译码器已经使能，此时其输出Y0 ～ Y7则取决于A、B和C的输入信号，且始终只有1位输出低电平，其余7位皆为高电平。 由于其输出为低电平有效，因此实现逻辑功能时，输出端不可接“或门”及“或非门”。 ? 关键知识点 A0 A1 A2 A3 4-16线译码器电路 * * * 　　集成电路(integrated circuit，港台称之为积体电路)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。 这些集成电路采用了比较先进的半导体技术，线路较为复杂。但它功能齐全、可靠性高，比如它的输入阻抗高、输出驱动能力强、功耗低、工作速度快，所有输入、输出端都加了二极管箝位保护等等，因此我们在设计数字电路时尽量采用集成电路。 * * * 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据(状态)用同一条导线输送出去。因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称OC门(open collector)。 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据(状态)用同一条导线输送出去。因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称OC门(open collector)。 * 在计算机中为了简化线路，将需相互通信的多个器件连到1条线上，我们称之为总线，即用一个传输通道以选通方式传送多路信号，分时实现多路信息的采集。为了使总线上的各个器件互不影响，这些器件的输出则一定是三态门，如图4.66(b)所示，连接到总线上的各个三态门的使能端每一时刻只能有1个被使能，各门电路控制端轮流有效，从而将相应的信号轮流传输到总线上而互不干扰，其它三态门的输出均为高阻态。 在计算机中为了简化线路，将需相互通信的多个器件连到1条线上，我们称之为总线，即用一个传输通道以选通方式传送多路信号，分时实现多路信息的采集