vfifo控制mig_基于OV5640的FPGA-DDR HDMI显示

1.1 Xilinx平台DDR3控制器使用

这部分主要是使用Vivado中MIG IP核的使用，网上有很多参考例程，这里就不过多描述了，主要说明及使用，详见文末附件。

1.2 基于OV5640的FPGA-DDR HDMI显示

有了下面的框图，对于本次设计其实是事半功倍的，如下：

驱动架构即数据流向图(我盗图我快乐)

1) 、 OV5640 摄像头接口： 是连接到开发板的物理接口，摄像头模块安装在这个接口上

2) 、 HDMI 接口： 是图形的输出接口， 图像数据从 HDMI 接口输出

3) 、 sensor_decode 模块： 解码 OV5640 摄像头的图像数据， 然后转为 R/G/B 数据， 同时需要产生 HS 信号、 VS 信号、 de 信号提供给后续模块使用。如下面一段代码

1.assign rgb_o = {rgb565[15:11],3'd0 ,rgb565[10:5] ,2'd0,rgb565[4:0],3'd0};

2.//assign rgb_o = {grid_data_2,grid_data_2,grid_data_2};

3.assign clk_ce =out_en? byte_flag_r0:1'b0;

4.assign vs_o = out_en ? vsync_d[1] : 1'b0;

5.assign hs_o &#