基于FPGA的多通道数据采集控制器设计与实现.pdf
摘要:为增强通用计算机数据采集(DAQ)控制系统的实时性能,设计多通道数据采集控制器。基于现场可编程门阵列技术,采用数据采集有限状态机时序代替CPU串行指令完成通道切换与数据缓存,降低系统负载。通过时间戳同步机制,提高DAQ控制系统在多级缓冲机制下的实时性,并将该控制器逻辑移植到Cyclone IV芯片上进行实现。测试结果表明,该控制器可有效降低CPU及操作系统负载,提升数据实时性及采样带宽精度。
基于FPGA的卷积神经网络加速器.pdf
摘要:现有软件实现方案难以满足卷积神经网络对运算性能与功耗的要求。为此,设计一种基于现场可编程门阵列(FPGA)的卷积神经网络加速器。在粗粒度并行层面对卷积运算单元进行并行化加速,并使用流水线实现完整单层运算过程,使单个时钟周期能够完成20次乘累加,从而提升运算效率。针对MNIST手写数字字符识别的实验结果表明,在75 MHz的工作频率下,该加速器可使FPGA峰值运算速度达到0.676 GMAC/s,相较通用CPU平台实现4倍加速,而功耗仅为其2.68%。
基于FPGA的快速视频图像去雾算法及硬件实现.pdf
摘要:针对雾天采集图像的退化问题,基于暗通道先验理论,提出一种能够处理视频图像的快速去雾算法。根据视频图像在实时处理系统中的应用,基于现场可编程门阵列(FPGA)硬件平台的特性,对算法进行硬件实现。经过Matlab环境的仿真验证,并在自行设计的FPGA视频图像处理平台上进行实现。实验结果表明,该系统工作稳定有效,能够处理高达60 frame/s的视频图像,有效解决雾霾因素对所采集图像带来的图像退化问题。
基于FPGA的虚拟网络功能数据包处理加速架构.pdf
摘要:针对虚拟网络功能(VNF)的数据包处理性能较差的问题,提出一种基于现场可编程门阵列(FPGA)的通用硬件加速器(GHA)架构。GHA架构在动态可重构FPGA上实现数据包处理流水线,提高VNF吞吐量并保证不同VNF加速器之间的独立性。采用基于离散粒子群优化算法的加速资源 优化分配策略,实现加速收益的最大化。实验结果表明,GHA架构能将VNF的吞吐量提升50.7倍,加速资源分配策略优化率达到24.5%。
基于FPGA声学多普勒流速剖面仪的信号处理机设计.pdf
摘要:针对声学多普勒流速剖面仪的高速信号采集和处理对运算实时性与易升级的需求,提出一种基于现场可编程门阵列(FPGA)的软硬件协同设计方法。阐述声学多普勒剖面仪的测流原理,选择FPGA作为单一的信号处理器,使用Verilog HDL语言描述易于用硬件实现的模块,如同步采集、低通滤波及复数相关运算等计算量大的模块。采用FPGA内部的MicroBlaze软核作为系统的中央处理器,进行流程控制、分支判断以及调用硬件模块来控制系统回波信号的采集、处理和存储。实验结果表明,FPGA信号处理的实时性满足系统要求,且具有较高的精确性。
点击“