计算机组成原理地址线不够,计算机组成原理小结和习题2

类计数，最后显示出这三类的计数结果。

20.编写程序，将字节变量BVAR中的压缩型BCD数转换为二进制数，并存入原变量中。

21.编写程序，求字变量w1和W2中的非压缩BCD数之差(w1一W2、W1>w2)，将差存到字节变量B3中。

22.编写求两个4位非压缩BCD数之和，将和送显示器显示的程序。 23.编写程序，将字节变量BVAR中的无符号二进制数(0～FFH)转换为BCD数，在屏幕上显示结果。

24.设有字无符号数x、Y，试编制求z=lx—Yl的程序。

25.从键盘输入一字符串(字符数>1)，然后在下一行以相反的次序显示出来(采用9号和10号系统功能调用)。

26.已知BUFl中有N1个按从小到大的顺序排列互不相等的字符号数，BUF2中有N2个从小到大的顺序排列互不相等的字符号数。试编写程序将BUFl和BuF2中的数合并到BUF3中，使在BUF3中存放的数互不相等且按从小到大的顺序排列。

27.编制计算N个(N<50)偶数之和(2“+6+?)的子程序和接收键入N及将结果送显示的主程序。要求用以下3种方法编写：(1)主程序和子程序在同一代码段；(2)主程序和子程序在同一模块但不在同一代码段；(3)主程序和子程序各自独立成模块。

28．假设已编制好5个歌曲程序，它们的段地址和偏移地址存放在数据段的跳跃表SINGLIST中。试编制一程序，根据从键盘输入的歌曲编号1～5，转去执行5个歌曲程序中的某一个。

第6章 本章小结

本章主要介绍了用做内存的半导体存储器的分类、工作原理、常用芯片以及它们与CPU的连接与容量扩展等。

半导体存储器主要分为随机读写存储器RAM和只读存储器ROM两大类。RAM又可分为静态RAM(SRAM)和动态RAM(DRAM)。RAM的内容在断电后会丢失，动态RAM的内容需要定时刷新。对于ROM，断电后信息不会丢失，常见的有掩膜式

ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)和电擦除可编程ROM(E2pROM)。本章对上述各种类型半导体存储器的基本存储电路和典型芯片都作了介绍。

半导体存储器的技术指标主要有存储容量、存取时间、存储周期、功耗、可靠性、集成度和性价比等。

半导体存储器芯片一般由存储体和外围电路两大部分组成。外围电路主要包括地址译码电路和读／写控制电路。芯片内部的地址译码主要有两种方式，即单译码方式和双译码方式。单译码方式适用于小容量的存储器芯片；双译码方式适用于较大容量的存储器芯片。

微机系统的存储器是由多个存储芯片共同构成的。对存储芯片的扩展主要有位扩展、字扩展和字位同时扩展三种方法。位扩展法用于存储芯片的字数满足要求而位数不够的情况；字扩展法用于存储芯片的位数满足要求而字数不够的情况；字数和位数都需要扩展时，就要采用字位同时扩展法。扩展后的存储器通过三总线接入系统，存储器与数据、控制总线的连接较简单，与地址总线连接时要注意一般把地址总线分为高位地址线和低位地址线两部分。低位地址线用于片内地址译码；高位地址线用于片间地址译码，产生片选信号。

在本章的最后介绍了几种新型存储器，供读者参考。

习题

1．半导体存储器从功能上分为哪两大类?每类又包括哪些类型的存储器?各有何特点?

2．用下列RAM芯片构成32KB存储器模块，各需多少芯片?16位地址总线中有多少位参与片内寻址?多少位用做片间寻址?

(1)1Kx4位(2)2Kxl位(3)2Kx8位(4)16Kx8位

3．某一RAM芯片，其容量为1024x8位，地址线和数据线分别为多少根? 4．已知某RAM芯片的引脚中有1l根地址线，8位数据线，该存储器芯片的容量为多少字节?若该芯片所占存储空间的起始地址为2000H，则其结束地址为多少?

5．在有16根地址总线的微机系统中，根据下面三种情况设计出存储器片选

的译码电路及其与存储器芯片的连接电路。

(1)采用1Kxl位存储器芯片，形成4KB的存储器系统。 (2)采用8Kx4位存储器芯片，形成32KB的存储器系统。 (3)采用8Kx8位存储器芯片，形成64KB的存储器系统。

6．某8位微机的地址总线为16位，设计12KB的存储器系统，其中ROM占用从0000H开始的8KB，RAM占用从2000H开始的4KB，存储器芯片分别选用Intel2716和2114，画出存储器系统连线图。

7．现有Intel6264(8K×8)静态RAM存储器芯片若干，要求设计一个64K×8的存储器系统，其地址总线为16位(舢～A15)，地址范围为0000～FFFFH。

8．某一微机系统的CPU字长为8位，地址信号线为16根。上电复位后，程序计数器PC指向0000H地址的存储单元。要求使用2716EPROM芯片(2KxS)组成4KB的ROM存放系统监控程序，并预留4KB的用户ROM空间；使用2114SRAM芯片(1Kx4)组成8KB系统及用户RAM。试设计该机的存储器系统。

9．由8088CPU组成一个小型计算机系统，有32KBROM，其地址范围为00000～07FFFH，有8KBRAM，其地址范围为08000～09FFFH，如果ROM选用芯片2764(8KxS)，RAM选用2114(1K×4)，试画出存储器系统连线图。

10．在8088系统中设计一个256K×8位的存储器系统，其中数据区为128K×8位，选用芯片628128(128K×8位)，置于CPU寻址空间的最低端，程序区为128K×8位，选用27256(32K×8位)，置于寻址空间的最高端，写出地址分配关系，画出所设计的原理电路图。

第7章 本章小结

I／O接口是介于主机和外设之间的一种缓冲电路。主机与I／O设备之间交换的信息可分为数据信息、状态信息和控制信息三类。在接口中，这三种信息是在不同的寄存器中分别存放的。一般称这些寄存器为I／O端口，每个端口有一个端口地址。在微型计算机系统中常用两种I／O端12编址方式：一种是I／O端口与内存单元统一编址，即由I／O端口地址和存储单元地址共同构成一个统一的地址空间；一种是I／O端口与内存单元独立编址，即内存地址空间和I／O地址空间相对独立。80x86CPU组成的微机系统采用独立编址方式。在8086(8088)

系统中，有20根地址线对内存寻址，内存的地址范围是00000H～FFFFFH；用低16位地址线对I／O端口寻址，I／O端12的地址范围是0000H～H7FFH，I／O端口地址译码的一般原则是把用于I／O端口寻址的地址线分为高位地址线和低位地址线两部分，将低位地址线直接连到I／O接口芯片的相应地址线，用于选中片内的端口；将高位地址线与CPU的控制信号组合，经地址译码电路产生I／O接口芯片的片选信号。

在微型计算机系统中，CPU与外设之间的数据传送方式主要有程序传送方式(无条件传送方式和查询传送方式)、中断传送方式和直接存储器存取(DMA)传送方式，本章重点介绍了中断方式。

在CPU执行程序的过程中，出现了某种紧急或异常的事件，CPU需暂停正在执行的程序，转去处理该事件，并在处理完毕后返回断点处继续执行被暂停的程序，这一过程称为中断。引发中断的事件称为中断源。当有多个中断源同时发出中断请求时，CPU要按中断优先级顺序予以响应和处理，通常用软件查询、硬件排队电路和专用中断控制芯片三种方法来确定中断源的优先级别。高级别的中断请求打断正在进行的低级别中断服务的过程称为中断嵌套。

8086／8088的中断源分为两大类，即硬件中断(外部中断)和软件中断(内部中断)。软件中断主要有除法错中断、溢出中断、单步中断、断点中断和由中断指令INTn引起的中断；硬件中断有非屏蔽中断和可屏蔽中断两种。优先级顺序由高到低依次为：软件中断(除单步中断外)、非屏蔽中断、可屏蔽中断和单步中断。

中断的过程主要包括中断请求、中断响应、保护断点、中断处理和中断返回。CPU响应中断后，根据中断类型号在中断向量表中找到相应的中断服务程序的入12地址，转入中断处理。对于8086／8088系统的所有软件中断及非屏蔽中断，其中断类型号由CPU内部自动提供，可屏蔽中断的中断类型号由外设在第二个中断响应周期提供。本章还介绍了中断服务程序的基本结构以及将中断服务程序入口地址置入中断向量表的方法。

8259A是可编程中断控制器芯片，用于管理和控制80x86的外部中断请求。单片8259A可管理8级中断，采用级联方式最多可以管理64级中断。本章对8259A的结构、各种工作方式以及编程方法都作了介绍。