一般来说,无论是C、C++、还是pas,首先要把源文件编译成中间代码文件,在Windows下也就是 .obj 文件,UNIX下是 .o 文件,即 Object File,这个动作叫做编译(compile)。然后再把大量的Object File合成执行文件,这个动作叫作链接(link)。
源文件首先会生成中间目标文件,再由中间目标文件生成执行文件。在编译时,编译器只检测程序语法,和函数、变量是否被声明。如果函数未被声明,编译器会给出一个警告,但可以生成Object File。而在链接程序时,链接器会在所有的Object File中找寻函数的实现,如果找不到,那到就会报链接错误码(Linker Error),在VC下,这种错误一般是:Link 2001错误,意思说是说,链接器未能找到函数的实现。你需要指定函数的Object File 。
make命令执行时,需要一个 Makefile 文件,以告诉make命令需要怎么样的去编译和链接程序。
Makefile规则
Makefile的规则。
target ... : prerequisites ... command......
target也就是一个目标文件,可以是Object File,也可以是执行文件。还可以是一个标签(Label),对于标签这种特性,在后续的“伪目标”章节中会有叙述。
prerequisites就是,要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。(任意的Shell命令)
demo Makefile如下:
edit : main.o kbd.o command.o display.o / insert.o search.o files.o utils.o cc -o edit main.o kbd.o command.o display.o / insert.o search.o files.o utils.omain.o : main.c defs.h cc -c main.ckbd.o : kbd.c defs.h command.h cc -c kbd.ccommand.o : command.c defs.h command.h cc -c command.cdisplay.o : display.c defs.h buffer.h cc -c display.cinsert.o : insert.c defs.h buffer.h cc -c insert.csearch.o : search.c defs.h buffer.h cc -c search.cfiles.o : files.c defs.h buffer.h command.h cc -c files.cutils.o : utils.c defs.h cc -c utils.cclean : rm edit main.o kbd.o command.o display.o / insert.o search.o files.o utils.o
反斜杠(/)是换行符的意思,这样比较便于Makefile的易读。
需要指出的是,clean不是一个文件,它只不过是一个动作名字,有点像C语言中的lable一样,其冒号后什么也没有。make就不会自动去找文件的依赖性,也就不会自动执行其后所定义的命令。要执行其后的命令,就要在make命令后明显得指出这个lable的名字。这样的方法非常有用,我们可以在一个makefile中定义不用的编译或是和编译无关的命令,如程序的打包、程序的备份等。如果要删除执行文件和所有的中间目标文件,那么,只要简单地执行一下make clean
就可以了。
make的流程
1.make会在当前目录下找名字叫Makefile
或makefile
的文件。2.如果找到,它会找文件中的第一个目标文件(target),在上面的例子中,它会找到edit
这个文件,并把这个文件作为最终的目标文件。3.如果edit文件不存在,或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新,它就会执行后面所定义的命令来生成edit这个文件。4.如果edit所依赖的.o文件不存在,那么make会在当前文件中找目标为.o文件的依赖性,如果找到则再根据那一个规则生成.o文件。5.最终,生成目标文件所依赖的C文件和H文件存在,于是make会生成 .o 文件,形成了make所依赖的.o
文件后,最终链接生成可执行文件edit。
make会一层又一层地去找文件的依赖关系,直到最终编译出第一个目标文件。在找寻的过程中,如果出现错误,比如最后被依赖的文件找不到,那么make就会直接退出并报错;而对于所定义的命令的错误,或是编译不成功,make根本不理。
Makefile变量及自动推导
Makefile 可以使用变量,以提高效率。如使用下列变量,后可以在makefile中使用$(objects)
来代替相应字符串。
objects = main.o kbd.o command.o display.o / insert.o search.o files.o utils.o
GNU的make很强大,它可以自动推导文件以及文件依赖关系后面的命令。make看到一个.o
文件,它就会自动的把.c
文件加在依赖关系中。如果make找到一个whatever.o
,那么whatever.c
就会是whatever.o
的依赖文件。并且cc -c whatever.c
也会被推导出来,所以上面的makefile再也不用那么复杂,如下所示:
objects = main.o kbd.o command.o display.o / insert.o search.o files.o utils.oedit : $(objects) cc -o edit $(objects)main.o : defs.hkbd.o : defs.h command.hcommand.o : defs.h command.hdisplay.o : defs.h buffer.hinsert.o : defs.h buffer.hsearch.o : defs.h buffer.hfiles.o : defs.h buffer.h command.hutils.o : defs.h.PHONY : cleanclean : rm edit $(objects)
这种方法是make的“隐晦规则”。上面文件内容中,“.PHONY”表示,clean是个伪目标文件。
清空目标文件的规则
每个Makefile中都应该写一个清空目标文件(.o和执行文件)的规则,这不仅便于重编译,也很利于保持文件的清洁。这是一个“修养”,一般的风格都是:
clean: rm edit $(objects)
更为稳健的做法是:
.PHONY : cleanclean :-rm edit $(objects)
.PHONY
意思表示clean
是一个“伪目标”,。而在rm命令前面加了一个小减号的意思就是,也许某些文件出现问题,但不要管,继续做后面的事。当然,clean的规则不要放在文件的开头,不然,这就会变成make的默认目标,一般将其放在文件的最后。
Makefile构成
Makefile里主要包含了五个东西:显式规则、隐晦规则、变量定义、文件指示和注释。
1.显式规则。显式规则说明了,如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出,要生成的文件,文件的依赖文件,生成的命令。2.隐晦规则。由于我们的make有自动推导的功能,所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile,这是由make所支持的。3.变量的定义。在Makefile中我们要定义一系列的变量,变量一般都是字符串,当Makefile被执行时,其中的变量都会被扩展到相应的引用位置上。4.文件指示。其包括了三个部分,一个是在一个Makefile中引用另一个Makefile,就像C语言中的include一样;另一个是指根据某些情况指定Makefile中的有效部分,就像C语言中的预编译#if一样;还有就是定义一个多行的命令。5.注释。Makefile中只有行注释,其注释是用#
字符,这个就像C/C++中的//
一样。如果你要在你的Makefile中使用#
字符,可以用反斜框进行转义,如:/#
。
最后,还值得一提的是,在Makefile中的命令,必须要以[Tab]
键开始。
引用其它的Makefile
在Makefile使用include关键字可以把别的Makefile包含进来,这很像C语言的#include,被包含的文件会原模原样的放在当前文件的包含位置。include的语法是:
include filename可以是当前操作系统Shell的文件模式(可以保含路径和通配符)
在include
前面可以有一些空字符,但是绝不能是[Tab]
键开始。include
和可以用一个或多个空格隔开。如,当存在以下几个Makefile:
a.mk
、b.mk
、c.mk
,还有一个文件叫foo.make
,以及一个变量$(bar)
,其包含了e.mk
和f.mk
,那么,下面的语句: