编号是i的结点所在的层次号是_FPGA中Bank编号概述

1、GTH/GTY/GTM

• 一个GTH/GTY Quad=4个收发器=4个GTHE3或GTYE3单元；
• 一个GTM Dual=2个收发器=2个GTME3单元；
• 每个Qual/Dual中的XY坐标对应在该Qual/Dual的引脚中找到的收发信道号；如图1所示

图1 简要说明

说明：X表示集成编号，Y表示收发器编号

• 每个电源组均会标识，如_[L or R][N, UC, C, LC, or S]

2、I/O Bank

• 每个用户I/O Bank总共有52个I/O，其中48个可用作差分（24差分对）或单端I/O；其余4个仅能作为单端I/O。BANK的52个焊盘并不全是绑到引脚上。
• 数量有限的Bank只有少于52的SelectIO引脚。这类Bank被标记为partial。
• 与每个Bank相近的是物理层（PHY）包含一个CMT（时钟管理器）和其他时钟资源。
• 与每个Bank和PHY相近的是组成一个时钟区域的资源快。
• Bank间被排在列和分隔成行，这是与相近的PHY、时钟资源和GT块相匹配。

3、时钟

• 每个Bank有四对全局时钟（GC）输入用于四个差分或四个单端时钟输入。单端时钟输入应该连接到差分对的P端。（GT模块）
• 时钟信号通过全局缓冲器驱动路由和分配网络，以到达任何时钟区域、I/O或GT。
• 全局时钟输入可以连接到水平相邻的CMT内的一个MMCM（模式时钟管理器）和两个PLL。

4、Bank的专用和多功能引脚

• 在所有的KU系列中，BANK 65包含多功能配置引脚。BANK 0包含专用配置引脚。
• 所有UltraScale中，所有专用配置I/O（Bank 0 ）和HR I/O支持电压范围为1.5V~3.3V。
• 所有UltraScale+中，所有专用配置I/O（Bank 0 ）和HR I/O支持电压范围为1.5V~1.8V。

5、SYSMON、Configuration、PCIe、Interlaken和100GE集成块

• CFG：配置块
• SYSMON/CFG：SYSMON与Configuration之间的共享块
• PCIe：PCIe的集成块

注：不要通过SLR（超级逻辑域）通道将PCIe集成块连接到收发通道。

• ILKN：Interlaken块，Interlaken协议是一种芯片间高速数据传输协议，支持多通道传输，带宽可达40Gbps~100Gbps，还支持比较完善的流控功能。
• CMAC：100G以太网块。