最大功率点跟踪_具有包络整形、多回路控制交流耦合电源调制器的包络跟踪系统...

2.4V 23.9dBm 35.7％-PAE -32.1dBc-ACLR LTE-20MHz包络整形跟踪系统，具有多回路控制的交流耦合电源调制器和模式切换功率放大器；

长期演进(LTE)通信实现了高数据速率，但由于传输信号的高峰值平均功率比而降低了功率放大器(PA)的效率。业界已经提出了包络跟踪(ET，Envelope tracking)和包络消除和恢复(EER，envelope-elimination- and-restoration )技术，以通过使PA电源电压适应包络来提高PA效率。 ET系统中的线性功率放大器主要采用非CMOS技术实现，以实现高效率。然而，对低成本集成系统不断增长的需求推动了CMOS功率放大器的使用。这样做的主要缺点和技术障碍是线性CMOS功率放大器的效率很低。开关功率放大器的高效率使它们成为CMOS的有希望的候选者。在使用开关PA的EER系统中，电源调制器必须满足严格的噪声和带宽规范，以便恢复LTE信号的幅度信息。因此，维持电源调节器的高效率是一个挑战。最近，已采用许多方法来改善电源 - 调制器的效率。在相关文献中，提出了双开关拓扑，但它需要额外的电感器并导致不可预测的噪声频谱。也有研究者提出采用交流耦合拓扑来降低线性放大器的电源电压。然而，由于开关放大器的响应慢，效率仍然很低。

图2.4.1

图2.4.1：提出的EST系统和电源调制器的框图

本文提出了一种包络整形和跟踪(EST，envelope-shaping-and-tracking)电源系统，它由高效电源调制器和完全集成的CMOS PA组成。 EST架构旨在提高电源调制器的效率。如图2.4.1所示，对于EST系统，模式切换PA由原始RF信号直接驱动。通过根据PA的开关和线性过渡区域削减低压部分来对包络进行整形。 EST系统根据输入功率电平包括两种工作模式：在高功率模式下，PA工作在开关区域，电源调制器跟踪包络。在低功耗模式下，PA处于线性区域，电源调制器提供恒定的电源电压。包络整形方案因此减少了电源调制器的输出范围。针对电源调制器提出了具有AC耦合结构的多回路控制，以提高其效率。本文还提出了参考高频路径(HFP：high-frequency path)来扩展电源调制器带宽。

图2.4.2

图2.4.2：多回路控制和高频路径线性放大器的电路实现。 id / ia和VPA / VELP的波特图。

对于电源调制器，采用25MHz ，3电平开关放大器，电感值大大降低，以实现快速响应。基于堆叠式1.2V薄氧化物器件的3级拓扑结构允许在高达2.4V的电源电压下工作，并降低开关损耗。本文提出的拓扑结构还通过将其推至50MHz来降低开关噪声，这也有助于有效衰减PA带内噪声。采用交流耦合拓扑结构，以利用减小的输出范围。当VO_LIN向上移动存储在CAC中的DC电压时，线性放大器的电源电压降低。 CAC还消除了线性放大器的直流电流分量。这两种方法有助于降低功耗。传统上，利用AC耦合拓扑，感测VAC以控制开关放大器，这减慢了开关放大器响应。这项工作通过多回路控制来解决这个，如图2.4.1所示。直观地说，高效率的开关放大器提供低频功率，而低效率的线性放大器提供高频功率。 id与ia的比率表示功率分布。因此，效率与id / ia(s)的增益以及单位增益频率(UGF， unity-gain frequency)成正比。如图2.4.2所示，通过差分差动放大器(DDA，differential difference amplifier)检测CAC的2个端子并与参考电压进行比较。同时，感测的电流信号VC通过CML耦合到DDA的输出。 VEA用于控制id。通过感测VAC，VEA集成了ia，在DC处具有无限增益但滞后于ia，而通过感测电流，VC与ia成比例。 CML用作高通滤波器，因此VEA由两个感测信号组成。结果，id / ia的UGF从650kHz扩展到3.3MHz，同时继承了高增益。此外，利用这种方法，可以将VAC调节到接近成形水平，而不是在自由运行情况下的随机值。

图2.4.3

图2.4.3：模式切换PA和VBCG的电路实现以及动态偏置的效率提升。

在EST系统中，高功率时的PA线性度很大程度上取决于电源调制器带宽，电源调制器带宽定义为传递函数VPA / VELP的-3dB频率。具有高频路径的线性放大器的电路实现如图2.4.2所示。本文提出了由2个电阻和高通电容组成的高频路径，以在不增加电流的情况下增强带宽。从图2.4.2中测量的波特图可以看出，带宽随着高频路径从33.9MHz增加到69.2MHz。 2个峰值是由开关噪声引起的，可以忽略不计。

图2.4.4

图2.4.4：具有20 MHz LTE包络的电源调制器跟踪波形和效率。

模式切换PA具有单个功率级，其中堆叠1.2V薄氧化物和2.5V厚氧化物晶体管以防止击穿，如图2.4.3所示。为了最大化效率，共源共栅器件的共栅极电压VBCG相对于瞬时电源电压动态偏置到优化值，效率提高高达4％。还采用了电容充电加速技术CCAT 。输出串联 - 功率组合匹配网络是基于有限DC馈电电感E类功放操作而设计的，以增加输出功率。在现有解决方案中，输出变压器的中心抽头是浮动的，二次谐波开关电流出现在PA电源上。在这项工作中，中心抽头短路接地，提供低阻抗路径，以帮助转向控制，通过开关电流接地抑制约50％的二次谐波，从而将ACLR提高2dBc。

图2.4.5

图2.4.5：拟议的EST系统的测量性能：效率，ACLR和输出频谱。

图2.4.6

图2.4.6：与具有动态电源电压的先前电源调制器和片上PA系统的比较。

图2.4.7

图2.4.7：die显微照片。

整个EST系统采用65nm CMOS制造，3.5mm^2用于电源调制器，带有7nF片上飞跨电容器CF和1.9mm^2用于PA。片外电感和CAC分别为206nH和1μF。 20MHz LTE 16-QAM信号用于所有测量。图2.4.4显示了跟踪期间测量的VELP，VPA，VAC和VX波形。 VAC始终保持恒定，而VX为2.4V，1.2V和0V，如预期的那样。使用所提出的多回路控制或传统的感应VAC控制实现了具有3.9Ω电阻负载的电源调制器的效率，如图2.4.4所示，证明最大效率为88.7％。与采用VAC控制的未成形包络相比，包络整形和多回路控制可实现6-10％的改善。从图2.4.5可以看出，EST系统测得的PAE为35.7％，包络整形提高了2％，ACLR为-32.1dBc，中心抽头对地短路提高了2dBc。图2.4.6中的电源调制器与现有技术的比较表明其高效率，大带宽和低噪声。从系统比较表中，EST系统在低至2.4V的电源电压下实现了高效率和线性。图2.4.7显示了整体管芯die的显微照片。

(完)