行波iq调制器_IQ调制器的制作方法

本实用新型介绍了一种IQ调制器,利用FPGA和ARM进行数字处理,提高数据处理能力和输出稳定性。该调制器能产生多种调制方式的信号,输出频带宽,覆盖100MHz至3GHz,并通过二选一模块确保连续的调制信号输出。
摘要由CSDN通过智能技术生成

本实用新型涉及调制器技术领域,尤其涉及一种能够产生多种信号、且工作稳定的IQ调制器。

背景技术:

IQ调制就是数据分为两路,分别进行载波调制,两路载波相互正交。I:in-phase(同相),q:quadrature(正交)。IQ调制是矢量的方向问题,同相就是矢量方向相同的信号;正交分量就是两个信号矢量正交(差90°);IQ信号是一路是0°或180°,另一路是90°或270°,叫做I路和Q路,它们就是两路正交的信号。因为I和Q是在相位上面正交的(不相干),可以作为两路信号看待。所以频谱利用率比单相调制提高一倍。但是IQ对解调要求高于单相(必须严格与I相差90度的整数倍,否则Q信号会混进I,I也会混进Q)。简单的说就是数据分为两路,分别进行载波调制,两路载波相互正交。正交信号就是两路频率相同,相位相差90度的载波,一般用sin和cos,与I,Q两路信号分别调制后一起发射,从而提高频谱利用率。现有技术中的IQ调制器反应速度慢,且输出信号的稳定性较差。

技术实现要素:

本实用新型所要解决的技术问题是如何提供一种具有输出频带宽,数据处理能力强的IQ调制器。

为解决上述技术问题,本实用新型所采取的技术方案是:一种IQ调制器,其特征在于:包括FPGA和ARM,串口模块与所述ARM的输入端连接,所述串口模块用于接收上位机下传的控制命令,并将控制命令下传至ARM,触发模块与所述ARM的输入端连接,用于输入触发信号;所述ARM与所述FPGA双向连接,外部时钟输入接口与所述FPGA的信号输入端连接,用于接收外部时钟模块输出

  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值