verilog 算法加速模块设计流程_基于FPGA的图像加速器的设计

基于

FPGA

的图像加速器的设计

摘

要

介绍了一种基于

FPGA

的图像加速器的设计。本文硬件加速器的实质是通过流水线

设计来减少多余的操作达到加速的目的的，

内存是由

DMA

控制器访问，

之后

DMA

输出地址和

控制信号，

在实际应用中由于多个主设备可能同时访问内存而引起冲突，

因此需引入仲裁器，

控制内存的总线控制权由哪个主设备来控制，

之后经由边缘检测加速器来处理图像，

实验结

果表明它可以实时、高效地完成图像处理，这样可以在图像视频处理上发挥很好的作用。

关键字

FPGA;

硬件加速

;

图像边缘检测

1

、

引言

在实际应用中

,

为了完成信息的处理通

常选取

DSP

或者

ARM

作为处理器

.

但随着图

像越来越清晰所以对处理能力的要求很严

格

,

单个处理器不能解决个别实时系统对图

像

的

处

理

,

因

此

需

要

改

变

处

理

的

方