verilog 算法加速模块设计流程_如何采用FPGA协处理器实现算法加速

FPGA

中实现的一个嵌入式

PowerPC

。

协处理器的意义

协处理器是一个处理单元，

该处理单元与一个主处理单元一起使用来承担通常由主处理单

元执行的运算。通常，协处理器功能在硬件中实现以替代几种软件指令。通过减少多种代

码指令为单一指令，以及在硬件中直接实现指令的方式，从而实现代码加速。

最常用的协处理器是浮点单元

(FPU)

，

这是与

CPU

紧密结合的唯一普通协处理器。

没有通

用的协处理器库，即使是存在这样的库，将依然难以简单地将协处理器与一个

CPU(

例如

Pentium 4)

连接。

Xilinx Virtex-4 FX FPGA

拥有一个或两个

PowerPC

，

每个都有一个

APU

接口。通过在

FPGA

中嵌入一个处理器，现在就有机会在单芯片上实现完整的处理系统。

带

APU

接口的

PowerPC

使得在

FPGA

中得以实现一个紧密结合的协处理器。因为频率

的需求以及管脚数量的限制，采用外部协处理器不大可行。因此可以创建一个直接连接到

PowerPC

的专用应用协处理器，大大地提高了软件速度。因为

FPGA

是可编程的，你可

以快速地开发和测试连接到

CPU

的协处理器解决方案。

协处理器连接模型