交流信号叠加直流偏置_高速数字电路设计通关五部曲（二）：接口信号匹配与对接...

昨天分享了高速数字电路设计的基本概念和常见高速电路及特点(若需回顾，请戳下方链接)。今天来看看高速数字电路的接口信号匹配与对接。

这是一个连接：

 高速数字电路设计通关五部曲(一)

基本概念+常见高速电路及特点

高速信号的匹配和对接的基本需求

对于高速信号的匹配和对接，从电气来考虑的话，主要考虑两个方面的问题：

      1、AC信号的摆幅和回路

      2、DC电平的幅度和回路

如果从实际设计的方便和合理的角度来考虑的话，要把握几个基本原则：

      1、容易布板

      2、功耗最小

      3、匹配方式最简单(阻容个数最少)

 一般情况下，如果是同一种电平信号的对接，基本上都是采用直流耦合方式对接就可以了。

但是对于不同信号电平之间的对接来说，AC的幅度和DC的幅度不一定能够完全对应得上，所以必须考虑好AC和DC的幅度。

在这种情况下，采用交流耦合的方式比较常见，当然也可以直流耦合(一般情况下要用电阻分压等方式来实现AC和DC的幅度相匹配)。

参数	RS-422	PECL	LVDS
差分驱动输出电压	±2.5V	±500~1000mV	±250~450mV
接收器输入阈值	±100mV	±200~300mV	±100mV
数据速率	<30Mbps	>400Mbps	>400Mbps
参数(以DS90C031/2为例)	RS-422	PECL	LVDS
电源电流四路驱动器(无负载，静态)	60mA	32~65mA(Max)	3.0mA
传输延迟驱动器	11ns(Max)	4.5ns(Max)	3.0ns(Max)
传输延迟接收器	30ns(Max)	7.0ns(Max)	5.0ns(Max)
电源电流四路接收器(无负载，静态)	23mA(Max)	40mA(Max)	10mA(Max)
畸变(驱动器或接收器)