4位快速加法器和4位串行加法器相比_【HDL系列】进位保存加法器原理与设计

一、进位保存加法器

进位保存加法器（Carry Save Adder，CSA）终于开启了读者见面会。在之前介绍的众多加法器的缩写中，CSA众多。比较广为人知的CSA可能是进位保存加法器，所以它是怎样的存在呢？

使用进位保存加法器在执行多个数加法时具有极小的进位传播延迟，它的基本思想即将3个加数的和减少为2个加数的和，将进位c和和s分别计算保存，并且每比特可以独立计算c和s，所以速度极快。

在许多加法计算中，一般有2个以上，或者更多的加数。

如： Sum = A + B + C + D + E + …

最直接的办法是：先将A+B结果计算出来，再与C计算，依次进行，如下图（1）。

对于m个数相加，每个数n比特宽，总共需要m-1次加法。假如使用超前进位加法器LCA的话，直接相加法总共需要的门延迟为