【HDL系列】半加器、全加器和行波进位加法器原理与设计

目录

一、半加器

二、全加器

三、行波进位加法器

---

加法器是算术运算的一种，在计算机和一些处理器中被运用于算术逻辑单元ALU中或者处理器的其他部分如计算地址，加减操作等类似操作。今天。我们来重温下数字电路中的加法器。

一、半加器

半加器用于计算2个单比特二进制数a与b的和，输出结果sum（s）和进位carry（c）。在多比特数的计算中，进位c将作为下一相邻比特的加法运算中。单个半加器的计算结果是2c+s。其真值表、逻辑表达式、verilog描述和电路图分别如下所示。

真值表

输入		输出
a	b	s	c
0	0	0	0
0	1	1	0
1	0	1	0
1	1