文档介绍:
计算机组成原理实验总线与寄存器(一)总线与寄存器实验实验内容:●构建一条8位总线的寄存器数据通路,将若干寄存器通过总线连接起来。●通过拨码开关手动输入数据到某个寄存器;或者从一个寄存器向另一个寄存器赋值。同时,利用移位寄存器实现数据的置数、左移、右移等功能。●比较以下器件两两之间的异同:触发器74LS74和74LS175,寄存器74LS273和74LS374,寄存器74LS273和移位寄存器74LS194。实验目的:●掌握总线以及数据通路的概念及传输特性。●理解锁存器、通用寄存器及移位寄存器的组成和功能。(一)总线与寄存器实验电路图拨码开关与总线缓冲器(注意观察74LS244左右电平)三态门74LS244【1】总线实验实验步骤:#SW_BUS=#R0_BUS=#DR_BUS=#SFT_BUS=1;启动仿真,手动拨码开关在总线DIN上置位数据0x55。比较拨码开关所在的总线DIN与总线BUS上的数据。令#SW_BUS=0,三态门74LS244导通,记录BUS总线上的数据,与总线BIN相比较:单位D触发器:74LS74四位D触发器:74LS175D触发器逻辑功能表【2】D触发器实验实验步骤:令#R0_BUS=#DR_BUS=#SFT_BUS=1,#SW_BUS=0,启动仿真,手动拨码开关输入数据到BUS总线,改变74LS74的D端(即BUS总线的BUS_0)状态,按照后页逻辑功能表置位74LS74的#Sd端、#Rd端,观察并记录CLK端上升沿、下降沿跳变时刻的Q端和#Q端状态。手动拨码开关输入数据到BUS总线,使74LS175的D端(即BUS总线的BUS_0)分别接高,低电平,观察并记录CLK上升沿、下降沿跳变时刻的Q端、#Q端状态。观察当74LS175的端置0后,74LS175输出Q端、#Q端的变化。比较74LS175和74LS74的异同。大家应该也有点累了,稍作休息大家有疑问的,可以询问和交流8寄存器R0:74LS374数据缓冲寄存器DR:74LS27374LS273&374逻辑功能表【3】寄存器实验实验步骤:令#R0_BUS=#DR_BUS=#SFT_BUS=1;#SW_BUS=0,启动仿真,三态门74LS244导通,手动拨码开关输入数据0xAA到总线,观察此时寄存器74LS374和74LS273输出端的状态。令寄存器R0(74LS374)的R0_CLK端上升沿跳变,把总线上的数据0xAA存入R0。令#SW_BUS=1,三态门74LS244阻断,观察总线BUS的状态。令#R0_BUS=0,74LS374输出选通,观察总线BUS的状态。令寄存器DR(74LS273)的DR_CLK端上升沿跳变,把总线上的0xAA数据存入DR。观察寄存器74LS273的输出端。再令#R0_BUS=1;观察寄存器74LS374的输出端,请比较器件74LS244、74LS273和74LS374的异同。
内容来自淘豆网www.taodocs.com转载请标明出处.